Устройство для программирования блоков постоянной памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 51 17/О ЗОБРЕТЕНИ ЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР У 951399, кл. С 11 С 17/00, 1982.Авторское свидетельство СССР У 955205, кл, С 11 С 17/00, 1982. (54) УСТРОЙСТВО ДЛЯ ПРОГРАММИРОВАНИЯ БЛОКОВ ПОСТОЯННОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике, а именно к зало минающии устройствам, и может быть использовано для программирования блоков постоянной памяти, Цель изобретения - увеличение количества выхода годных блоков постоянной памяти"с,80 1453447 достигается введением регистра адресанеисправных ячеек памяти, коммутатораадреса и второго блока сравнения и.их связей с известными блоками. Еслив проверяемом блоке 5 постоянной памяти отсутствует ошибка, то после перебора всех адресов.в регистре адреса на вход элемента И"ИЛИ 38 поступает единичный сигнал с его выхода.После этого с выхода 15 блока управления регистр приводится н состояниелогического нуля, содержание счетчика 34 увеличивается на "1" и сигналом с выхода дешифратора 35 черезэлемент И 42 устройство возвращается в исходное состояние, а на выходеустройства появляется сигнал "Конецработы", При считывании из блока пос1453447 тоянной памяти логической единицы свыхода блока сравнения вьдается сигнал ошибки, который поступает натриггер 29, в результате чего блокируется поступление импульсов с генератора 26. Одновременно сигнал с выхода триггера 29 разрешает приниматьрегистру адреса неисправных ячеекпамяти с выхода регистра, по кодукоторого из блока считывается единич 1Изобретение относится к вычислительной технике, а именно к запоми" нающим устройствам, и может быть использовано для программиРования бло-, ков постоянной памяти. 5Цель изобретения - увеличение количества выхода годных блоков постоянной памяти.На фиг. 1 изображена функциональная схема предлагаемого устройства; 1 О на фиг. 2 - Функциональная схема блока управленияУстройство (фиг. 1) содержит основной регистр 1 адреса, регистр 2 адреса неисправных ячеек памяти, коммутатор 3 адреса, блок 4 токовых ключей, блок 5 постоянной памяти, блоки 6 и 7 сравнения, блок 8 управления, выходы 9-11 устройства, инфор. мационный вход 12 устройства, вход 13 и 14 сброса и запуска устройства, выходы 15-20 блока 8 управления и входы 2 1-25 блока 8 управления.Блок 8 управления содержит генератор 26 импульсов, элемент И-ШИ-НЕ 27, элемент И 28, триггеры 29 и 30, элементы ИЛИ-НЕ 31 и 32, элемент И 33, счетчик 34, дешифратор 35, триггер 36, элемент И-НЕ 37, элемент И-.ИЛИ 38, элемент ИЛИ 39, элемент ЗО И 40, триггер 41, элемент И 42, элемент ИЛИ 43, элемент ИЛИ-НЕ 44, элемент И 45, счетчик 46, элемент ИЛИ-НЕ 47, триггер 48, элементы ИЛИ 49 и 50, счетчик 5 1, элемент И 52, элемент НЕ 53, входы 54-56 элемента 38.Устройство работает следующим образом.Перед началом работы сигналом "Сброс" по входу 13 устройство при- . 40 ный сигнал, разрешающий работу триггера 30. Сигнал, формируемый блоком,разрешает работу генератора 26, импульсы с выхода которого поступаютна вход триггера 30. Если на тригге"ре 30 Фиксируется логическая едини"ца (обнаружена ошибка еще в однойстроке накопителя блока), то происходит сброс устройства в исходное состояние. 2 ил. 2водится в исходное состояние . После этого сигналом "Пуск" по входу 14триггер 36 устанавливается в состоя-, ние логической "1" и запускается генератор 26 импульсов. Синхроимпульсы через элемент И-ИЛИ-НЕ 27 по выходу 15 блока 8 поступают на регистр.1 адреса и производится перебор кодов адреса блока 5. Первый выход дешифратора 35, соответствукщий режиму первого функционального контроля блока 5, разрешает поступление через элемент И 28 на триггер 29 стробирующего импульса, а .через элемент ИЛИ-НЕ 32 по выходу 17 блока 8 на вход блока 7 сравнения выдает эталонный потенциал логического ".0" (рсли для блока 5 эталонным будет потенциал логической ,элемент ИЛИ-НЕ 32 нужно за менить элементом ИЛИ) . Если в блоке 5 отсутствует ошибка (по всем адресам, выдаваемым регистром 1 адреса через коммутатор 3 из блока 5 считывается потенциал логического "0"), то после перебора всех адресов.на вход элемента И-ИЛИ 38 поступает единичный сигнал с выхода регистра 1 адреса. После этого с выхода 15 блока 8 регистр 1 адреса приводится в состояние логического "0", содержимое счетчика 34 увеличивается на 1, выбирается второй вьиод дешифратора 35, сигнал с которого через элемент И 42 приводит в исходное состояние устройство, и на выходе 10 выдается сигнал "Конец работы". Если же из блока 5 по какому-тоадресу считывается логическая "1", 1453447то через блок 7 сравнения по входу 21 блока 8 на триггер 29 выдается сигнал ошибки (логическая "1") и после поступления очередного стробирующего сигнала триггер 29 устанавливавается в единичное состояние. Блокируется дальнейшее поступление стробируницих импульсов через элемент И 28. Одновременно по сигналу с выхода триггера 29 на регистр 2 адреса принимается код регистра 1, по котораму из блока 5 считана логическая "1" и разрешается работа триггера 30 по С-входу. Продолжается дальнейшая проверка блока 5, результат которой принимается на триггер 30. Сигнал, формируемый на выходе блока 6 сравнения, разрешает передачу стробирующих сигналов на вход триггера 30 только тогда, когда код адреса строки проверяемой ячейки памяти блока 5 не совпадает с содержимым регистра :2 адреса неисправной строки (игнорируется ошибка этой строки,. так какона должна быть заменена). Если иа триггере 30 фиксируется логическая "1" (обнаружена ошибка еще в однойстроке блока 5), то происходит сбросустройства.в исходное состояние черезэлементы ИЛИ 43, ИЛИ-НЕ 44, триггер 36, и на выходе 10 выдается сигнал "Конец работы".Если на триггере 30 до конца проверки блока 5 не фиксируется ошибка, то сигналом с вькода регистра 1 по .входу 25 блока 8 через элемент И-ИЛИ38 содержимое счетчика 34 увеличивается на единицу и устройство переходит на второй режим работы "Прог-:раммирование неисправной строки" дляисключения ее из накопителя блока 5. В этом режиме через коммутатор 3 на блок 5 по разрядам, определяю щим код адреса его строки, передает.ся содержимое регистра 2, а по раз-; рядам, определяющим код адреса столбца - соответствующие разряды регистра 1. Производится перебор кодов адресов всех ячеек (столбцов) данной строки и их программирование происходит следующим образом,Через элемент ИЛИ-НЕ 31 открывается второй канал элемента И-ИЛИ-НЕ 27 и разрешается поступление синхроимпульсов через элемент И 45 на С-:3вход счетчика 46 формирования импульсов программирования. Сигналом с первого выхода счетчика 46 производится установка в единичное состояниетриггера 48 импульса программирования, сигналом с второго выхода - его 5перевод в нулевое состояние, чемобеспечивается соответствующая дли стельность импульса программирования.Сигналом с третьего выхода счетчик46 приводится в состояние логического "0" и увеличивается на единицусодержимое, счетчика 51 циклов программирования. Аналогичным образомформируется второй импульс программирования и т.д, После формированиянеобходимого для программированияячеек одного адреса блока 5 количества импульсов, счетчик 51 формирует сигнал переполнения, который черезэлемент ИЛИ 50 приводит его в нулевое состояние и, через элемент 27по выходу 15 блока 8 увеличивает со",держнмое регистра 1 адреса на едини"цу, и весь цикл программирования повторяется для следующего адреса бло-, 25 ка 5. Импульсы программирования с выхода триггера 48 по выходу 18 блока8 поступают на блок 4 токовьк ключейи после усиления в нем - блок 5.После программирования всех ячеЗо ек с выхода регистра 1 по входу 25. блока 5 через элемент И-ИЛИ 38 увеличивается содержимое счетчика 34 наединицу и устройство переходит в режим замены резервной строки, что со" 35ответствует третьему вьиоду дешифратора 35.В этом режиме производится отключение,(например, пережиганиемсоответствующих перемычек) связи ре О зервной строки со всеми строками,кроме бракованной. Производится пе"ребор кодов адресов всех строк и ихпрограммирование аналогично режиму"Программирование бракованной стра45 ки фКогда в регистре 1 устанавливается код адреса неисправной бракованной строки, блок 6 сравнения вьцаетсигнал равенства и блокируется формирование импульса программированияна триггере 48После перебора кодовадресов всех строк на регистр 1 сего выхода через элемент И-ИЛИ 38содержимое счетчика 34 увеличивается на единицу и через элемент ИЛИ 39регистр 1 приводится в нулевое состояние, и устройство переходит в режим "Второй функциональный контроль"для проверки содержимого блока 5 са изобретения 2 Б ФормулУстройство для программирования локов постоянной памяти, содержащее регистр адреса, информационный вход которого соединен с первым выходом З 0 блока управления, первый блок сравнения, первый вход которого является первым выходом устройства и соединенвыходом блока токовых ключей, вы" од первого блока сравнения соединен35 с входом признака ошибки блока управАения, входы сброса и запуска которо 145344 включенной резервной строкой . Режим аналогичен режиму "Первый функциональный контроль". При обнаружении Ошибки которая фиксируется на триг- Фб гере 41, через элемент ИЛИ 43 и ИПИНЕ 44 устройство приводится в исходное состояние, и на выходе 10 выдается сигнал "Конец работы". При отсутствии ошибки после пере пр ора всех адресов блока 5 сигналомвыхода регистра 1 через элементы -ИЛИ 38, ИЛИ 43, ИЛИ-НЕ 44 устройтво приводится в исходное состоя" ие, и по шине 10 выдается сигналКонец работы",Таким образом, устройстВо позвояет испольэовать резервные строки закладываемые при изготовлении блоков остоянной памяти для повышения про" ента выхода годных блоков путем за " ены неисправных строк основного накопителя. го являются соответственно входамисброса и запуска устройства, второйвыход блока управления является вторым выходом устройства, о т л и -ч а ю щ е е с я тем, что, с цельюувеличения количества выхода годныхблоков постоянной памяти, в него введены регистр адреса неисправных ячеек памяти, второй блок сравнения икоммутатор адреса, вьиод которогоявляется третьим выходом устройства,второй вход первого блока сравнениясоединен с третьим выходом блока управления, четвертый выход которогосоединен с входом блока токовых клю";.чей, информационные входы коммутатора соединены с выходами регистраадреса и регистра адреса неисправныхячеек памяти, управляющий вход коммутатора соединен с пятым выходом блока управления,. вход сигнала разрешения замены бракованной строки ячеекпамяти которого соединен с выходомвторого блока сравнения, входы второго блока. сравнения соединены свыходами регистра адреса и регистраадреса неисправных ячеек памяти, шестой выход блока управления соединен с управляющим входом регистра адреса неисправных ячеек памяти, вход сигнала .разрешенияпрограммирования бракованной строкиячеек памяти блока управления соединен с выходом регистра адреса и синформационным входом регистра.адреса неисправных ячеек памяти.1453447 ронин едакто атрушев Корректо оров ичКНТ ССС твенно-полиграфическое .предприятие, г. Ужгород, ул. Проектная,оиз Заказ 7ВНИИПИ Г оставитель Аехред И.Дидык Тираж 558о комитета по изобретениям и Москва, Ж Раушская наб Подпис ноекрытиям пд. 4/5