Устройство для синхронизации блоков памяти

Номер патента: 1439566

Авторы: Бруевич, Воробьев, Куликов, Смирнов

Есть еще 1 страница.

Смотреть все страницы или скачать ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 В 4 606 Р 1/О Е ИЗОБРЕТЕНСВИДЕТЕЛЬСТВУ СА ВТОРСНОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССР В 1169017, кл. С 11 С 7/00, 1983.Авторское свидетельство СССР Мф 1247853, кл. С 06 Р 1/04, 1984. (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ БЛОКОВ ПАМЯТИ(57) Изобретение относится к вычислительной технике и мозет быть использовано в блоках синхройизации дискретных устройств. Отличительной особенностью устройства является то, что устройство позволяет установить индивидуапьную для калдого модуля памятивременную диаграмму, отвечающуютребованию максимального быстродействия. Более высокая надежность работыдостигается за счет сдвига всех синхросигналов от границы в область устойчивой работы, что исключает сбоипри колебаниях температуры и питающихнапряжений. Цель изобретения - повышение достоверности работы. Поставленная цель достигается за счет того, что вторая группа выходов коммутатора соединена с группой входовраспределителя импульсов, четвертыйвыход которого соединен со стробирующим входом коммутатора, вход распределителя импульсов соединен с выходомформирователя синхроимпульсов. 5 ип.Изобретение относится к вычислительной технике и может быть исполь зовано в блоках синхронизации дис кретных устройств.5Целью изобретения является повыше, ние достоверности работы,На фиг. 1 представлена схема устройства на Фиг, 2 - схема распределителя импульсов; на Фиг, 3 - схема 1 ОФормирователя синхроимпульсов; наФиг. 4 и 5 - схема коммутатора.,Устройство содержит распределитель 1 импульсов, формирователь 2 син;хроимпульсов и коммутатор 3, 15Распределитель 1 импульсов содержит триггеры 4-6, элементы ИЛИ 7-9,счетчик 10, д ешифрат ар 11, эл еме нтыФормирователь 2 синхроимпульсов 25содержит счетчик 36, дешифратор 37,группы 38-41 элементов задержки, элементы ИЛИ 42-73 группы, элемент И74, вход 75 запуска и выходы 76-107.30Коммутатор 3 содержит мультиплексоры 108-114, счетчики 115-121, элемент И 122, первую группу элементовИ 123-128, вторую группу элементовИ 129-135, третью группу элементовИ 136-142, регистр 143 сдвига, элементы ИЛИ 144-150 группы, выходы151-157 мультиплексоров и выходы 158164.Устройство работает следующим об, разом.Вначале устройство устанавливается в исходное состояние путем обнуления триггеров 4-б,.счетчиков 10115-121 и регистра 143 сдвига и записи единиц в счетчик 36 (цепи начальной установки не показаны). Пос -ле этого оно переходит в режим наст.ройки синхросигналов, в йроцессекото-:рои с помощью ЭВМ или средств встроенного контроля проводится периодическое тестирование памяти. При каждом обращении к ней на вход 75 Формирователя синхроимпульсов поступаетсигнал "Запуск". Он проходит на55стробирующий вход дешифратора 37 итак как в счетчике 36 записано число .(11), оказывается на его последнемчетвертом выходе, откуда поступает на вход группы 4 1 элементов задержкиГруппы 38-41 состоят из 32 последо"вательно соединенных элементов, причем ,з с е,(4 где с,время задержки сигнала на одном элементе 3.-й группы, Следовательно, навыходах 76-107 элементов ИЛИ 42-73группы формируется наиболее растянутая во времени последовательностьсинхроимпульсов. Семь синхроимпульсов из этой последовательности (ихвыбор зависит от вида памяти, в которой установлено устройство синхронизации) используются для формирования начальной диаграммы СС; Вданном примере это синхроимпульсы навыходах 79, 84, 86, 100, 101, 103 и107 элементов ИЛИ 45, 50, 52, 66, 67,69 и 73. Так как на всех инверсныхвыходах регистра 143 сдвига присутствуют логические единицы, то синхроимпульсы через элементы И 136-142 иэлементы ИЛИ 144-150 подаются на выходы 158-164 устройства в качествесинхросигналов СС 1-СС 7.Начальная последовательность синхросигналов формирует в устройствевременную диаграмму со значительнымизапасами по всем параметрам, что гарантирует ее надежную работу, но необеспечивает высокого быстродействия.При отсутствии в памяти отказов еетестирование заканчивается успешно,в результате чего на вход 15 нормальной работы выдается отрицательный импульс, При наличии отказов отрицательный импульс поступает на вход отказапамяти распределителя 1 и, так какв этот момент на выходе элемента И74 присутствует логическая единица,которая через мультиплексор 14 подается на информационный вход триггера5, то по положительному перепаду напряжения на входе синхронизации онпереходит в. единичное состояние. Приэтом на выход 25 устройства выпаетсяпризнак устойчивого отказа, свидетель.ствующий а невозможности устранениянеисправности путем коррекции времен"ной диаграммы.При поступлении импульса на вход15 распределителя 1 на обоих входахэлемента ИЛИ 7 имеются логические нули и на его,выходе формируется отрицательный импульс, который своим зад,ним фронтом переводит триггер 6 в единичное состояние. Одновременно импульс с входа 15 проходит элемент Иб4И 136 и логической единицы на первыйвход элемента И 129 коммутатора 320"Запуск" и первым синхроимпульсом возрастает на величину 1, Если и в этом случае в памяти обнаружены ошибки, то описанный процесс повторяется и задержка еще раз увеличивается,В процессе тестирования памяти в ней может возникнуть независящая от временной диаграммы неисправность (например, выходит из строя одна из микросхем накопителя), Тогда процесс постепенного увеличения задержки между сигналами "Запуск" и первым синхроимпульсом продолжается до техпор пока содержимое счетчика 115 недостигнет величины (11111). Это приводит к выдаче логической единицы навыход 27 элемента И 122 коммутатора3. Поскольку в этот момент на управляющих входах мультиплексора 14 присутствует код (001), то логическаяединица проходит и на его выход. Позаднему фронту очередного отрицательного импульса на входе 24 распредев единичное состояние, и на выход 25устройства выдается признак устойчивого отказа. На этом процесс настройки заканчивается. 14395612 и поступает на стробирующий входдешифратора 11. Так как на его информационных входахприсутствуют логические нули, то отрицательный импульсПри очередном тестировании время5проходит на выход 16 дешифратора, от- выдачи первого синхросигнала совпада"куда поступает на суммирующий вход ет с моментом формирования импульсасчетчика 36 и своим задним фронтом на выходе 151 мультиплексора 108переводит его в состояние (00). Пос- коммутатора 3. Поскольку в счетчикеле этого проводится повторное тести 115 записаны нули, то этим импульсомрование памяти, причем импульсы за- является синхроимпульс с выхода 76пуска поступают на вход группы 38 элемента И 1 П 1 42. В результате, времяэлементов задержки, Поскольку величи- задержки между сигналами "Запуск"на 1 у них минимальна, это приводит и первым синхроимпульсом уменьшаетк значительному сжатию временной диа ся на величину 3 С, что может привесграммы памяти и она может оказаться ти к утрате работоспособности памяти.неработоспособной, Тогда на вход 24 При первой обнаруженной ошибке отриотказа памяти поступает отрицатель- цательный импульс поступает на входный импульс, который через элемент 24 распределителя 1 импульсов и,ИЛИ 9 и элемент И 12 проходит на пройдя элемент ИЛИ 9 и элемент И 12,стробирующий вход дешифратора 11 и выдается на стробирующий вход дешифоказывается на выходе 16. В результа- ратора 11. Так как в счетчике 10те состояние счетчика 36 становится записано число (001), то отрицательравным (01) и последующее тестирова- ный импульс формируется на выходе 17ние проводится с более растянутой ди дешифратора и своим задним Фронтомаграммой. Так как в момент поступле- увеличивает содержимое счетчика 115ния импульсов на вход 24 распредели- до величины (00001). После этого вре"теля 1 импульсов на выходе элемента мя выдачи первого синхросигнала совИ 74 присутствует логический ноль, то падает с моментом Формирования синтриггер 5 остается в нулевом состоя хроимлульса на выходе 77 элементании и на третьем выходе 25 распреде- ИЛИ 43 и задержка между сигналамилителя 1 сигнала нет,Если достигнутого расширения диаграммы оказывается недостаточно, тоописанный процесс повторяется, иначе после окончания тестирования отрицательный импульс поступает на вход15 и через элемент И 12 подается настробирующий вход дешифратора 11, азатем на выход 16. В результате число, записанное в счетчике 36, увеличивается еще на одну единицу, чтообеспечивает запас надежности по величине С. Одновременно отрицательныйимпульс с входа 15 через элемент ИЛИ 457 поступает на первый вход элементаИЛИ 8. Поскольку на его второмвходе присутствует низкий уровеньнапряжения с инверсного выходатриггера 6, то отрицательный импульсформируется также на выходе элемента ИЛИ 8 и своим задним фронтом пе реводит счетчик 10 в состояние (001) .Кроме того, отрицательный импульс поступает на синхровход регистра 143 лителя 1 импульсов триггер 5 переходитсдвига и также своим задним Фронтомзаписывает в его младший разряд единицу. Это приводит к выдаче логического нуля на первый вход элемента514При успешном окончании тестирования отрицательный импульс поступает на вход 15 распределителя 1 импульсов. Он проходит элемент И 12 и выда" ется на выход 17 дешифратора 11, что приводит к увеличению еще на одну единицу содержимого счетчика 115. Это необходимо для сдвига первого синхро сигнала от границы в область устойчивой работы памяти. Одновременно отрицательный импульс проходит элементы ИЛИ 7 и 8 и переводит счетчик 10 в ,состояние (010), а регистр 143 сдвига - в состояние (0000011). На первый вход элемента И 137 выдается логический ноль, а на первый вход элементаИ 130 - логическая единица, и устройство переходит к настройке второго синхросигнала. Процесс его установки и всех последующих синхросигналов ,протекает аналогично.В течение настройки последнего ,седьмого синхросигнала в счетчике 10 , записано число ( 111) и на выходе элемента И 13 присутствует логическая : единица, По заднему Фронту импульсана входе 15 триггер 4 переходит в , единичное состояние, и на выход 34 распределителя 1 выдается признак конца настройки. После этого память переходит в рабочий режим, а поступление импульсов на входы 15 и 24 распределителя 1 импульсов прекраща, етсяФормула изобр ет ения395 бб 5 1 О 15 20 25 30 35 лителя импульсов являются выходамиконца настройки и устойчивого отказаустройства, причем распределительимпульсов содержит два триггера,триэлемента ИЛИ, счетчик, дешифратор ипервый элемент И, первый вход распределителя импульсов соединен с первымвходом первого элемента ИЛИ и с синхровходом первого триггера, разряд-.ные выходы счетчика соединены с инФормационными входами дешифратора,первый выход которого является первымвыходом распределителя импульсов, выходы дешнфратора с второго по восьмой являются группой выходов распределителя импульсов, стробирующийвход дешифратора соединен с выходомпервого элемента И, синхровход распределителя импульсов соединен с синхровходом второго триггера, прямойвыход которого является третьим выходом распределителя импульсов, причемФормирователь синхроимпульсов содержит счетчик, дешифратор, четыре группы из и элементов задержки, (где и -число выходов формирователя сннхроимпульсов), группу из и элементов ИЛИ,причем синхровход формирователя импульсов соединен со счетным входомсчетчика, группа разрядных выходовкоторого соединена с группой информационных входов дешифратора, стробирующнй вход которого является входом запуска Формирователя синхроимпульсов, первый, второй, третий ичетвертый выходы дешифратора соединены с входами первых элементов за40 50 55 Устройство для синхронизации блоков памяти, содержащее Формирователь синхроимпульсов, распределитель импульсов и коммутатор, причем первый выход распределителя импульсов соединен с синхровходом Формирователя синхроимпульсов, группа выходов распределителя импульсов соединена с группой управляющих входов коммутатора, группа выходов Формирователя синхроимпульсов соединена с группой инФормационных входов коммутатора, первая группа выходов которого является группой синхровыходов устройства, вход запуска формирователя синхроимпульсов является входом запуска устройства, синхровход и вход задания режима распределителя импульсов являются соответственно входами нормальной работы и отказа памяти устройства, второй и третий выходы распредедержки соответственно первой, второй,третьей и четвертой групп, элементызадержки в каждой группе соединеныпоследовательно, выходы элементов задержки с первого по и-й первой группы соединены с первыми входами элементов ИЛИ группы соответственно спервого по п-й, вторые входы которых соединены соответственно с выходами с первого по и-й элементов задержки второй группы, выходы элементов задержки третьей группы соединеныс третьими входами элементов ИЛИгруппы соответственно с первого пои-й, четвертые входы которых соединены с выходами элементов задержкичетвертой группы соответственно спервого по п-й, причем коммутатор содержит еемь счетчиков, семь мультиплексоров, управляющие входы коммутатора с первого по седьмой соеднне-,40 50 7 14395 ны со счетными входами счетчиков соответственно с первого по седьмой выходы которых соединены с управляющими входами мультиплексоров соответ 5 ственно с первого по седьмой, группа информационных входов коммутатора соединена с группами информационных входов мультиплексоров, о т л и - ,.ч а ю щ е е с я тем, что, с целью 10 повышения достоверности работы устройства, вторая группа выходов коммутатора соединена с группой информационных входов распределителя импульсов, четвертый выход которого соединен со стробирующим входом коммутатора, третий вход распределителя импульсов соединен с выходом формирователя синхроимпульсов, причем в распределитель импульсов введен 20 третий триггер, мультиплексор и второй элемент И, выход первого элемен- та ИЗ% распределителя импульсов соединен с первым входом второго элемента ИЛИ распределителя импульсов и с 25 синхровходом третьего триггера, ин" формационный вход которого соединен с шиной единичного потенциала устройства, группа информационных входов мультиплексора с второго по вось . мой является группой информационных входов распределителя импульсов, управляющие входы мультиплексора соединены с выходами счетчика и входами второго элемента И распределителя им35 пульсов, выход мультиплексора соединен с управляющим входом второго триггера и первым входом третьего элемента ИЛИ распределителя импульсов,второй вход которого является вторым входом распределителя импульсов, выход третьего элемента ИЛИ распределителя импульсов соединен с первым входом первого элемента И распределителя импульсов, третий вход РаспРе делителя импульсов соединен с первым информационным входом мультиплексора, второй вход первого элемента ИЛИ распределителя импульсов соединен с выходом второго элемента И распредели 66 8теля импульсов и с информационньжвходом первого триггера, выход которого является вторым выходом распределителя импульсов, инверсный выходтретьего триггера соединен с вторымвходом второго элемента ИЛИ распределителя импульсов, выход которогосоединен со счетным входом счетчикаи является четвертым выходом распределителя импульсов, первый вход которого соединен с вторым входом первого элемента И распределителя импульсов, причем в формирователь синхроимпульсов введен элемент И, входыкоторого соединены с соответствующими разрядными выходами счетчика, выход элемента И формирователя синхроимпульсов является выходом признакаконца работы формирователя синхроимпульсов, причем в коммутатор введенапервая, вторая и третья группы элементов И, регистр сдвига и группаэлементов ИЛИ, причем группы выходовсчетчиков с первого по седьмой соединены с группами входов соответствующих элементов И первой группы соот"ветственно с первого по седьмой, выходы которых являются второй группойвыходов коммутатора, управляющий входкоторого соединен с синхровходом регистра сдвига, информационный входпервого разряда которого соединен сшиной единичного потенциала устройства, прямые выходы регистра сдвигасоединены с первыми входами элементовИ второй группы, вторые входы когооых соединены соответственно с вьиодами мультиплексоров, инверсные выходы регистра сдвига соединены соответственно с первыми входами элементовИ третьей группы, вторые входы которых являются соответственно группойинформационных входов коммутатора,выходы элементов И второй и третьейгрупп соединены соответственно с первыми и вторыми входами элементовИЛИ группы, выходы которых являютсявыходами первой группы коммутато -ра.1439566 оставитель Н.Торопов ехред А,Кравчук К ктор Л, Пилипен ор О.Юрковец Подпис ираж 70 каз 6077/47 оизводственно-полиграфическое предприятие, г. Ужгород, ул ВНИИПИ Государственн по делам изобрете113035, Москва, Ж, Р го комитета СССРий и открытийушская наб., д, 4

Смотреть

Заявка

4031750, 03.03.1986

ПРЕДПРИЯТИЕ ПЯ Р-6052

БРУЕВИЧ ДМИТРИЙ АНАТОЛЬЕВИЧ, ВОРОБЬЕВ РУДОЛЬФ МИХАЙЛОВИЧ, КУЛИКОВ АЛЕКСАНДР ГЕННАДЬЕВИЧ, СМИРНОВ НИКОЛАЙ АЛЕКСЕЕВИЧ

МПК / Метки

МПК: G06F 1/04

Метки: блоков, памяти, синхронизации

Опубликовано: 23.11.1988

Код ссылки

<a href="https://patents.su/9-1439566-ustrojjstvo-dlya-sinkhronizacii-blokov-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для синхронизации блоков памяти</a>

Похожие патенты