Устройство для преобразования формата данных в доменной памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Е ИЗОБРЕТЕНИЯ О У ВТОРСКОМУ СВИДЕТЕЛ М 3ронных управл В.Е.Крас Леонтьев .Е.Шотов .8) 4139886,кий,.В,Ма опубл ельство СССС 11/14,04. 4) УСТРОЙСТВО ДЛЯ ПРЕОБРРМАТА ДАННЫХ В ДОМЕННОЙ АНИЯ 7) Изобретение тельной техник к вычисносится может(71) Институт элещих машин(56) Патент С 11 И Ф1984.Авторское свидУ 1327183,кл. 0 1 пользовано в тех случаях, когда блоки памяти запоминающего устройствана цилиндрических магнитных доменах(ЦМД) имеют последовательно-параллельную накопительную структуру исодержат некоторое количество дефектных накопительных регистров. Це лью изобретения является повышение надежности устройства путем самодиагностики отказов. Устройство для преобразования формата данных содержит блок 4 памяти с произвольной выборкой информации, группу блоков памяти на ЦЬД 1, счетчики 5,6 и 20, элемент 7 НЕ, элементы И 8, 12, 13, 17, регистр 10 чтения, мультиплексоры 11 и 25, регистр 14 записи, буферный регистр 15 и группу элементов И 23, 1 ил.С:45 Изобретение относится к вычислительной технике и может быть использовано в тех случаях, когда блоки памяти заминающего устройства на цилиндрических магнитных доменах (ЦМД) имеют последовательно-параллельную накопительную структуру и содержат некоторое количество дефектных накопительных регистров. 10Целью изобретения является повышение надежности устройства путем самодиагностики отказов.На чертеже изображена блок-схема устройства.Устройство используют для группы блоков памяти на ЦМД 1 (с последовательно-параллельной организацией), первые входы которых соединены с шиной 2 чтения-записи, а вторые входы - 20 с первой шиной 3 синхронизации.Устройство для преобразования формата данных содержит блок 4 памяти с произвольной выборкой. информации для хранения карты дефектных регист ров, первый счетчик 5, второй счетчик 6, элемент НЕ 7, первый элемент И 8, вторую шину 9 синхронизации, регистр 10 чтения, первый мультиплексор 11, второй элемент И 12, третий 30 элемент И 13, регистр 14 записи, буферный регистр 15, шины 16 ввода данных, четвертый элемент И 17 шину 18 запроса передачи данных, шины 19 вывода данных, третий счетчик 20, триггер 21, шину 22 подтверждения передачи данных, группу элементов И 23, первую управляющую шину 24, второй мультиплексор 25, группу контрольных шин 26 и вторую управляющую ши ну 27.Устройство. работает следующим образом.В режиме записи-чтения, во-первых, происходит включение поля управления в М блоках памяти на ЦМД 1, частота которого Г задается синхросигналами на первой шине 3 синхронизации. В режиме записи (высокий уровень сигнала по шинам 2, 24 и 27) по сигналу высокого уровня на шине 22 подтверждения передачи на выходе логического элемента И 17 вырабатывается сигнал приема данных, по которому данные от контроллера по шинам 16 ввода данных поступают в буферный регистр 15. Каждый период управляющего поля на счетчик 5 по шине 3 синх ронизации поступает синхроимпульс. задающий очередной адрес блока 4 памяти с произвольной выборкой, хранящего карту дефектных регистров (дефектный регистр - состояние 0,бездефектный - состояние "1"). Информация с выходов блоков 4 памятис произвольной выборкой поступает навходы первой группы мультиплексора(М) 11, который осуществляет параллельно-последовательное преобразование кода. Управление мультиплексором 11 осуществляет счетчик 6 по модулю М.Каждый период управляющего поляпосле поступления М синхроимпульсовчастоты МГ по второй шине 9 синхронизации через элемент И 8 на счетныйвход счетчика 6 сигнал переноса единичного уровня поступает через элемент НЕ 7 на элемент И 8 и запрещаетдальнейшее поступлениеэтих синхроимпульсов на счетчик 6, синхроимпульсом по шине синхронизации 3 счетчик6 сбрасывается в ноль,Подача синхроимпульсов МГ на синхровход 1-разрядного буферного регистра 15 происходит через элементИ 12 только при единичном уровнесигнала на первом выходе мультиплексора 2 (М-+1) 11, т.е. в тоМ случае,если очередной регистр блока памятина ЦМД 1 бездефектный. В результатеинформация из И-разрядного буферного регистра 15 через элемент И 13переписывается в М-разрядный регистр14 записи,Если очередной регистр дефектный,синхроимпульс МГ поступает наИ-разрядный буферный регистр 15, нопоступает на М-разрядный регистр 14записи. В результате в М-разрядныйрегистр 14 записи записывается "0",что соответствует пропуску дефектного регистра блока памяти на ЦМД 1.Информация из М-разрядного регистра 14 записи поступает параллельно на входы группы М блоков памятина ЦЩ 1.Счетчик 20 по модулю И ведет подсчет количества бит, переданных изИ-разрядного буферного регистра 15 вМ-разрядный регистр 14 записи. Послеподсчета И синхроимпульсов ИХ на выходе переноса счетчика 20 формируется сигнал переноса, поступающий натриггер 21 запроса передачи данных,который формирует запрос передачиданных на соответствующей шине 18.9194на шины 19 вывода данных. Отличиепереданного кода от ГР, свидетельствует о неисправности устройства.Во втором режиме теста (низкийуровень сигнала на шинах 2 и 27 ивысокий - на шине 24, код ХХХна контрольных шинах 26) блок памятис произвольной выборкой 4 отключа 1368 Из контроллера по шинам 16 ввода данных поступает очередное М-разрядное информационное слово, которое записывается в М-разрядный буферный ре 5 гистр 15 по высокому уровню сигнала на шине 22 подтверждения передачи данных; при этом триггер 21 запроса передачи данных сбрасывается в ноль.В режиме чтения (низкий уровень 10 сигнала на шинах 2 и 24, высокий уровень по шине 27) каждый период управляющего поля информация с выходов группы из М блоков памяти на ЦМП 1 поступает на М-разрядный ре гистр 10 чтения. С выхода М-разрядного регистра 10 чтения информация поступает на входы второй группы муль - типлексора (М 1) 11, который осуществляет ее параллельно-последовательное преобразование. С второго выхода мультиплексора 2 (М - 1) 11 информация поступает на второй из входов первой группы мультиплексора 25 и с его выхода - на последова тельный вход М-разрядного буферного регистра 15.В И-разрядном буферном регистре 15 происходит прием данных только от бездефектных регистров блоков 1 д памяти на ЦЩ 1, так как поступление синхроимпульсов .Мг на синхровход это. го регистра происходит только при со счетным входом второго счетчика ипервым входом второго элемента И,регистр записи, информационный входкоторого соединен с выходом третьего элемента И, вход синхронизациис выходом первого элемента И, а выходы являются информационными выходами первой группы устройства, регистрчтения, входы которого являютсявходами данных первой группы устройства, буферный регистр, информационные входы параллельного приемакоторого являются входами данныхвторой группы устройства, синхровход,вход приема данных и вход запросапередачи данных буферного регистрасоединены соответственно с выходомвторого элемента И, выходом четвертого элемента И и с выходом триггера, выходы буферного регистра являютединичном уровне сигнала на первомвыходе мультиплексора (М) 11.35С выходов И-разрядного буферного регистра 15, после формирования И-разрядного информационного слова по сигналу передачи данных от триггера 21запроса передачи данных, информацияпоступает на шины 19 вывода данных.Прием информационного слова подтверждается сигналом подтверждения пере-.дачи по шине 22,В первом режиме теста (низкийуровень сигнала на шинах 2, 24 и 27)на первый вход первой группы входовмультиплексора 25 подается карта дефектов с первого выхода мультиплексора (М 1) 11. Информация с выходаМультиплексора 25 принимается в буферный регистр 15. Так как поступление синхроимпульсов на синхровходэтого регистра происходит толькопри единичном уровне сигнала на первом выходе мультиплексора (М) 11,в буферном регистре 15 формируетсякод РГ передаваемый по сигналу отпб фтриггера 21 запроса передачи данных ется и на первом выходе мультиплексора устанавливается высокий уровень. Сигналы с выходов счетчика 6через группу элементов И 23 поступает на входы второй группы (адресные,мультиплексора 25, На выходемультиплексора 25 формируется кодХХХ 1, записываемый в буферныйрегистр 15. Отличие переданного нашины 19 вывода данных кода от ХХХ 1 свидетельствует о неисправности устройства.Формула изобретения Устройство для преобразования Формата данных в доменной памяти, содержащее блок памяти с произвольной выборкой информации, счетчики, счетный вход первого из которых является первым входом синхронизации устройства, а информационные выходы соединены с соответствующими адресными входами блока памяти с произвольной выборкой информации, элемент НЕ, вход которого соединен с выходом переполнения второго счетчика, элементы И, первый вход первого из которых соединен с выходом элемента НЕ, второй вход является вторым входом синхронизации устройства, а выход соединен19 Составитель В.Розенталь Техред Л Олийнык Корректор М.Максимишинец Редактор А.Ворович Тираж 590 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Заказ 307/53 Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4 5 13689 ся информационными выходами второй группы устройства, причем выход младшего разряда буферного регистра соединен с первым входом третьего5 элемента И, первыф мультиплексор, входы первой группы которого соединены с соответствующими выходами регистра чтения, входы второй группы - с соответствующими выходами блока памяти с произвольной выборкой информации, входы третьей группы - с соответствующими выходами второго счетчика, первый выход первого мультиплексора соединен с вторым входом второго элемента И и вторым входом третьего элемента И, счетный вход третьего счетчика соединен с выходом второго элемент И,первый и второй входы четвертого элемента И являются первым и вторым управляющими входами устройства, триггер, установочный вход которого соединен с выходом переполнения третьего счетчика, вход сброса триггера соединен с вторым входом четвертого элемента И, установочный вход второго счетчика соединен со счетным входом первого счетчика, о т л и ч а ю щ е е с я тем,что, с целью повышения надежностиустройства путем самодиагностики отказов, оно содержит второй мультиплексор и группу элементов И, первыевходы группы элементов И подключенык выходам второго счетчика, вторыевходы являются управляющими входами устройства и подключены к управляющему входу блока памяти с произвольной выборкой информации, первый ивторой информационные входы второгомультиплексора подключены соответственно к первому и второму выходампервого мультиплексора, а остальныеинформационные входы второго мультиплексора являются входами константыустройства, первый адресный вход второго мультиплексора является управляющим входом устройства, а остальныеадресные входы второго мультиплексора подключены к выходам элементов Игруппы, а выход второго мультиплексора соединен с входом последовательного приема буферного регистра.