Устройство для контроля памяти

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1)4 С 11 С 29/О 1 ЩК В ПИСАНИЕ ИЗОБРЕТЕНА ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ изводстве, Цель изобретения - повышение достоверности контроля па 1 яти,Устройство содержит блок 1 сверткипо модулю два, блок 2 обнаружения,первый счетчик 3, регистр 4 сдвига,первый 5, второй 6, третий 7 и четвертый 8 триггеры, первый 9, второй10, третий 11 и четвертый 12 элементы 2 И-НЕ, второй 13 и третий 14 счетчики, генератор 15 импульсов и блок16 управления, Устройство может работать в трех режимах. контроль функционирования памяти, контроль периода регенерации памяти, предварительная запись впамять. 2 ил. тельство ССС29/00, 1976льство СССРС 29/00, 198(57) Изобретенлительной технконтролю запомиможет быть исп е относится к вычиске, в частности кнаюших устройств, ильзовано при их проОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 7473/24-2410.8501,88. Бюп. УКозлов113670Изобретение относится к вычислительной технике, в частности к контролю запоминающих устройств, и можетбыть использовано при их производЬстве.Цель изобретения - повышение достоверности контроля памяти,На фиг. 1 изображена структурнаясхема устройства для контроля памя"ти; на фиг. 2 - структурная схемаблока управления,Устройство для контроля памяти(фиг. 1) содержит блок 1 свертки помодулю два, блок 2 обнаружения ошибок, первый счетчик 3, регистр 4сдвига, первый 5, второй 6, третий7 и четвертый 8 триггеры, первый 9,второй 10, третий 11 и четвертый 12элементы 2 И-НЕ второй 13 и третийУ2014 счетчики, генератор 15 импульсови блок 16 управления. Выход 17 элемента 2 И-НЕ 9 подключен к инверсному входу элемента 2 И-НЕ 10, входусинхронизации. первого триггера 5,1счетному входу первого счетчика 3,счетному входу второго счетчика 13,а первый вход элемента 2 И-НЕ 9 подключен к входу синхронизации второготриггера 6 и является входом 18 син 30хронизации устройства, Выход 19 элемента 2 И-НЕ 10 подключен к входусинхронизации регистра 4 сдвига, апрямой вход элемента 2 И-НЕ 10 - к выходу 20 первого триггера 5, входыв 1синхронизации и установки 0 которого подключены к первому выходу 21блока 16, выход 22 переноса первогосчетчика 3 подключен к входу разрешения счета второго счетчика 13, авыход 23 разрядов счетчика 3 являет 40ся адресным выходом устройства, выход 24 нулевого разряда второго счетчика 14 является выходом разрешениязаписи устройства а выход 25 первого разряда счетчика .13 подключен к 45одному из входов блока 16, вход приема данных блока 16 подключен к одному из выходов 26 регистра 4 сдвига,второй выход 27 блока 16 подключен квторому входу элемента 2 И-НЕ 9 и к 50первому входу элемента 2 И-НЕ 11, второй вход которого подключен к инверсному выходу 28 триггера 27. Вход 29синхронизации счетчика 14 и вход синхронизации четвертого триггера 8 подключены к выходу генератора 15, авыход 30 счетчика 14 - к информационному входу четвертого триггера 8, инверсный выход 31 которого подключен 45 2к информационному входу второго триггера 6. Входы 32 и 33 третьего триггера 7 являются соответственно первым и вторым установочными входамиустройства, 11 рямой выход 34 триггера7 подключен к первому входу элемента 2 И-НЕ 12, второй вход 35 которогоявляется входом запуска устройства,а выход 36 подключен к входу установки в "0" триггера 8, Выход 37 блока16 подключен к входу установки в"1" триггеров 8, а выход триггера 6подключен к входу 38 блока 16, выход 39 блока 2 обнаружения ошибокявляется выходом результата контроля устройства, вход 40 блока обнаружения ошибок является входом данныхустройства, выход 41 является выходом данных устройства, Вход 42 блока16 является управляющим входом устройстваБлок 16 (фиг. 2) содержит элементИСКЛЮЧАЮЩЕЕ ИЛИ 43, первый элемент2 И 44, второй элемент 2 И 45, третийэлемент 2 И 46, элемент 4 И-НЕ 47,элемент НЕ 48, первый элемент 2 ИЛИ 49,второй элемент 2 ИЛИ 50,Устройство памяти работает следующим образом.Режим Контроль функционирования".В этом режиме в контролируемую память записывается псевдослучайныйциклический код, далее контролируемаяпамять переводится в режим считывания, при этом производится сравнениесчитанной информации с записанной(эталонной), При несовпадении считанной и эталонной информации контролируемая память считается неисправной,в противном случае контроль продолжается в течение заданного времени.Если по истечении этого времени необнаружено несовпадение считанной иэталонной информации, то контролируемая память считается исправной, Дляреализации этого режима на вход 42блока 16 подается уровень "0", В исходном состоянии регистр 4 сдвига,находится в состоянии "1", триггер 5также в состоянии " 1", на выходе 27блока 16 формируется уровень "1",а первый 3 и второй 13 счетчики установлены в состояние "0",На вход 18 устройства поступаютпрямоугольные импульсы, период следования которых равен длительности цикла обращения к контролируемой памяти, Эти импульсы инвертируются перз 13670вым элементом 2 И-НЕ 9 и поступаютна входы первого 3 и второго 13 счетчиков и первого триггера 5, далееэти импульсы через логический элемент 2 И-НЕ 10 поступают на вход 195регистра 4 сдвига,На выходе нулевого разряда 24счетчика 13 формируется уровень "0",который поступает на вход разрешения записи устройства и удерживаетее в режиме записи информации, которая в виде последовательности " 1"11и 0 формируется на выходе 26 регистра 4 сдвига, поступает на вход26 блока 16 и далее на информационный вход контролируемой памяти. Одновременно с этим на выходе 23 счетчика 3, соединенного с адресным входомконтролируемой памяти, формируютсяадреса, В состоянии последнего адреса на выходе 22 переноса счетчика3 формируется уровень "1", вследствие чего, во-первых, на первом выходе 21 блока 16 формируется уровень "0", который записывается вовторой триггер 5 и тем самым блокирует поступление одного импульсасинхронизации на входе синхронизации 19 регистра сдвига 4, во-вторых,формируется на выходе 24 нулевогоразряда счетчика 13 уровень " 1", переводя тем самым контролируемую память в режим считывания, и происходитсчитывание информации из контролируемой памяти с одновременным сравнением ее с эталонной информацией блоком2 обнаружения ошибок. В момент переключения выхода 24 счетчика 13 из" 1" в "0", что соответствует перехо 40ду контролируемой памяти из режимасчитывания в режим записи, блокировка прохождения одного импульса синхронизации на вход 19 регистра 4сдвига не происходит.Режим "Контроль времени хранения45(периода регенерации)",Этот режим начинается записью в контролируемую память псевдослучайного циклического кода, далее следу- бо ет пауза, по длительности равная времени хранения (периоду регенерации), и только после этого считывание ин-.формации из контролируемой памяти с одновременным сравнением, Далее то же 55 самое происходит с инвертированными данными (запись - пауза - считывание). При этом блокировка прохождения одного импульса синхронизации на вход 19 регистра 4 сдвига происходит не только в момент перехода контролируемой памяти из режима записи в режим считывания, но и наоборот - из режи 1 ма считывания в режим записи.Режим 11 Лредварительная запись Этот режим начинается записью в контролируемую память, затем контролируемая память подвергается испытаниям (воздействиям) и только после этого переходит в режим считывания со сравнением, Таким образом проверяется способность контролируемой памяти сохранять свои рабочие характеристики при различных видах испыта ний. Формула изобретения Устройство для контроля памяти, содержащее блок свертки по модулю два, блок обнаружения ошибок, первый счетчик, регистр сдвига и блок управления, причем выходы разрядов регистра сдвига подключены к входам блока свертки по модулю два, выход которо" го соединен с информационным входом регистра сдвига, о т л и ч а ю щ ее с я тем, что, с целью повьппения достоверности контроля, в устройство введены второй и третий счетчики, с первоГо по четвертый триггеры, с первого по четвертый элементы 2 И-НЕ и генератор импульсов, причем выход первого элемента 2 И-НЕ подключен к инверсному входу второго элемента2 И-НЕ; к входу синхронизации первого триггера и к счетным входам первого и второго счетчиков, первый вход первого элемента 2 И-НЕ и вход синхронизации второго триггера объединены и являются входом синхронизации устройства, выход второго элемента 2 И-НЕ соединен с входом синхронизации регистра сдвига, прямой вход второго элемента 2 И-НЕ подключен к выходу первого триггера, вход синхронизации и вход установки в "0" которого соединены с первым выходом блока управления, выход переноса первого счетчика подключен к входу разрешения счета второго счетчика и входу окончания цикла контроля блока управления, выходы разрядов первого счетчика являются адресными выходами устройства, выход нулевого разряда второго счетчика подключен к входу разрешения записи блока управления и являетсяигР ль В.РудаковПопович Состав Техред Демч актор М.Циткин орре Заказ 684 Тираж 590ИИПИ Государственпо делам изобрете3035, Москва, ЖПодписноеого комитета СССРий и открытий, Раушская наб., д. 4 оизводственно-полиграфическее предприятие, г. Ужгород, ул, Проектная 5 13670 выходом разрешения записи устройства, выход первого разряда второго счетчика подключен к входу разрешения инвертирования блока управления ин-юформационный вход .приема данных блока управлени 4".подключен к одному из выходов регистра сдвига, второй выход блока управления соединен с вторым входом первбго элемента 2 И-НЕ и первым входом третьйго элемента 2 И-НЕ, второй вход которого подключен к инверсному выходу третьего триггера, .выход третьего элемента 2 И-НЕ соединен .с входом гЕнератора15 импульсов, выход которого подключен к входу синхронизации четвертого триггера и счетному входу третьего счетчика, выход переноса которого соединен с информационным входом чет вертого триггера, выход третьего триггера подключен к первому входу четвертого элемента 2 И-НЕ, второй вход которого является входом запуска устройства, выход четвертого эле 456мента 2 И-НЕ соединен с входом установки в " 1" четвертого триггера, инверсный выход которого подключен к информационному входу второго триггера, выход которого соединен с входом разрешения считывания блока управления, третий выход блока управления подключен к входу установки в "1" второго триггера и входу установки в "0" четвертого триггера, вход установки в " 1" и вход установки в "0" третьего триггера являются соответственно первым и вторым установочными входами устройства, четвертый выход блока управления подключен к первому входу блока обнаружения ошибок и является информационным выходом устройства, информационным входом которого является второй вход блока обнаружения ошибок, выход которого является выходом результата конт роля устройства, вход режима работы блока управления является управляющим входом устройства.