Устройство управления организацией доступа к внешней памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК и 1 О 4 а 2 00 ИЕ ИЗОБРЕТЕНИ с- устГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ,(56) Авторское свидетельство СССР У 1198526, .кл, 0 06 У 12/00, 1980,Лукьянов Д. А. "Электроника 256 К" эмулятор диска комплексов на основе микроЭВМ "Электроника "60" и ДВК: Микропроцессорные средства и системы. М.: 1986, 9 22, с, 62-65.(54) УСТРОЙСТВО УПРАВЛЕНИЯ ОРГАНИЗА-, ЦИЕЙ ДОСТУПА К ВНЕШНЕЙ ПАМЯТИ (57) Изобретение относится к вычи лительной технике, в частности к ройствам управления внешней полУпроводниковой памятью большой емкости, и может быть использовано в системах обработки массивов данных, в системах обработки изображений и многомашинных комплексах, работающих с общим полем памяти. Цель изобретения - расширение области применения за счет увеличения объема подключаемой памяти, Устройство содержит приемник 1, регистр 2, арифметико-логический узел 3, мультиплексор 4, счетчик 5 битов,6357965 регистр 6, регистр 7, передатчик 8,блок 9 памяти, регистр 10, счетчик11 адреса, формирователь 12 адресавнешней памяти, блок 13 микропрограммного управления, регистр 14, магистраль 16. Устройство используетсядля организации доступа к внешнейполупроводниковой памяти большой емИзобретение относится к вычисли-.тельной технике, в частности к устройствам управления внешней полупроводниковой памятью большой емкости, и может быть использовано в сис" 5, темах обработки массивов данных, всистемах обработки изображений и многомашинных комплексах, работающих с.общим полем памяти.Цель изобретения - расширение области применения за счет увеличенияобъема подключаемой памяти.На фиг, 1 представлена структурная схема устройства; на фиг, 2 -15структурная схема блока микропрограммного управления,Устройство содержит приемник 1,регистр 2, арифметико-логическийузел 3, мультиплексор 4, счетчик 5битов, регистр 6, регистр 7, передат 20чик 8, блок 9 памяти, регистр 10,счетчик 11 адреса, формирователь 12адреса внешней памяти, блок 13 микропрограммного управления, регистр 14,25блок 15 управления внешней памятью,магистраль 16.Устройство обеспечивает следующиеметоды доступа к массивам данныхвнешней памяти:3 Оквантование данных; при использовании этого метода центральным процессором задаются следующие параметры: Ан - адрес начальный массива данных, 1 - общая длина массива, А величина пропусков между квантами массива; операции для этого метода доступа выполняются в следующем порядке; начиная с А производится чтение или запись части массива величиной А, затем адрес увеличивается,на величину А и продолжается чтением или записью следующей части массива величиной А вся операция заверша" кости. Управление устройством осуществляется блоком 13 микропрограммного управления в зависимости откода операции, формируемой процессором Устройство обеспечивает несколько методов доступа к массивам данных,находящихся во внешней памяти,2 ил. ется по исчерпанию общей длины массива;транспозиция данных; при использовании этого мегода центральным процессором задаются следующие параметры: Ан, А, А. Операции для этого метода выполняются в следующем порядке; начиная с А, производится чтение или запись первого слова (байта), затем адрес увеличивается на величину А и читается или записывается второе слово (байт), затем адрес вновь увеличивается на величину А и читается или записывается третье слово, число таких шагов равно А; после исчерпания Ац осуществляется возврат к адресу А +1 и цикл повторянется с возвратом к адресу А+2, операция заканчивается после чтения или записи массива длиной (А-А)+1;метод доступа с заданной последовательностью адресов; для этого метода необходимо задавать А и шаблон адресов"; "шаблон" представляет собой массив с 128 слов (2048 бит), который записывается в блок 9 каждому адресу (начиная с А), ставится в соответствие значения соответствующего бита массива "шаблона": единичное значение определяет необходимость выполнения операции над ячейкой с, данным адресом, нулевое - переход к следующему адресу без выполнения операции, вся операция завершается по исчерпанию длины шаблона;метод доступа с заданной последовательностью данньх; для этого метода необходимо задавать Л и "шаблонданных"; "шаблон" представляет собоймассив ( 128 слов (2048 бит) и записывается в блок 9 по единичному значению бита "шаблона", осуществляетсязапись в очередную ячейку, по нулево1357965 регистры которого записываются принимаемые от центрального процессорапараметры операции, А, Ац, Афмаски, ключи, С помощью счетчика 5битов обеспечивается выполнение операций ортогональных чтения.Общее управление элементами схемыосуществляется блоком 13 микропрограммного управления,Арифметико-логический узел 3 может быть реализован на микросхеме,содержащей 16 регистров, в которыезаписываются параметры операций, содержащиеся в командах процессора, Команда процессора содержит до 15 слов.Используют следующие регистры:В 1 - адрес текущий первого массива;В 2 - длина массива; ВЗ - величинаприращения адреса первого массива(А); В 4 - величина пропуска адресовпервого массива (А,); В 5 - маска единиц; В 6 - маска нулей; В 7 - адрестекущий второго массива; В 8 - величина приращения адреса второго массива (Ам); В 9 - величина пропуска адреса второго массива (А); В 10 - Ацтекущее первого массива; В 11 - А 1, текущее второго массива; К 12 - код команды; В 13 - константа 2; В 14 - рабочий регистр; В 15 - длина статистики; В 16 - адрес статистики.Например, чтобы выполнить операциюквантования данных, от процессора по"ступает пятисловная команда, содержащая код операции,.начальный адресмассива данных, длину массива А, А 11,В арифметико-логическом узле 3осуществляется хранение и обработкапараметров, заданных в команде процессора,Например, наращивание текущего адреса (+, +Ац или +А), изменениедлины массива и сравнение ее с. заданной длиной, осуществляется послекаждого обращения к внешней памятив операциях связанных с записью ичтением данных,Включением общего питания устройства в регистр адреса микрокоманд блока 13 заносится нулевой адрес микропрограммы функционирования устройства управления, Первой включается микропрограмма начальной установки и перехода в исходное состояние, В исходном состоянии блок управления находится в режиме ожидания команд процессора,му - данные игнорируются, текущий адрес формируется прибавлением единицык предыдущему адресу после очереднойзаписи; вся операция завершается по5исчерпанию длины "шаблонач;чтение под маской, предварительнов устройство управления загружаетсядва слова маски (маска нулей и маскаединиц); на каждое прочитанное слово (байт) накладывается поочередномаска нулей и маска единиц, в разрядах, определенных единицами слов маски, записываются, соответственно,нули и единицы, остальные разряды не 15изменяются; этот метод может использоваться совместно с методом квантования данных;чтение с инверсией; этот метод может использоваться совместно с методом квантования данных;чтение ортогональное; при этом методе из каждого считанного слова(байта) выделяется один указанныйразряд, из выделенных битов формируется слово (байт) и выдается в центральный процессор; адреса для этогометода формируются прибавлением единицы к текущему адресу или методуквантования данных; 30чтение с коньюкцией или диэъюнкцией двух массивов, оба массива находятся в внешней памяти; формированиеадреса аналогично предыдущему методу;поиск по контексту по ключу с битовой или байтовой маской; предварительно в блок 9 необходимо записать,контекст или ключи с масками,Взаимодействие всех элементов устройства осуществляется посредством 40магистрали 16, Приемники 1, передатчик 8, регистр 2 и регистр 7 обеспечивают выход на внешний радиальныйпараллельный (16 разрядов) интерфейс:данные приемника (13-П), данные источника (О-И). С помощью счетчика 11адреса и формирователя 12 адреснаяпоследовательность передается в блок15 управления внешней памятью, Обменданными с блоком 15 осуществляется с 50помощью регистров 6 и 14, Блок памяти емкостью 2 К байт используется дляхранения заданных последовательностейадресов, последовательностей данных,контекстов, Регистр 10 служит дляхранения адреса блока 9. Формирование,адресов в соответствии с заданнымметодом доступа производится с помощью арифметико-логического узла 3, в5 135Устройство функционирует следующим образом,На вход регистра 2 устройства поступают команды процессора через приемник 1. При микрокоманде М =Р 1 (магистрали и присвоить значение регистра 1), поступающей из блока 13 порадиальным связям, принятая командапроцессора устанавливается на магист-.раль 16. По микрокоманде АУ-М команда процессора по информационномувходу с магистрали 16 заносится в ра-.бочие регистры арифметико-логическогоузла 3. Одновременно команда по магистрали поступает в блок 13 для анализа кода операции в команде, принятой от процессора.Вслед за командой через приемник1 от процессора поступают параметрыоперации: А, Ац, А, 1, ключи, маски, "шаблоны" в сочетании, определенном кодом операции. Параметры А, АА, 1, Ключи и маски записываются вузел 3 по тому же пути, что и команды, "Шаблоны" записываются в блок 9в следующем порядке, Через приемники1 данные "шаблона" поступают в регистр 2. Текущий адрес внешней памяти, сформированный в узел 3 по микрокоманде блока 13 М-АЛУЗ магистрали16 присвоить содержимое узла 3, устанавливается на магистраль 16, Помикрокоманде 1 О текущий адрес блока9 с магистрали 16 заносится э регистр10 Затем по микрокоманде М-Р 1 данные "шаблона" из регистра 2 устанавливаются на магистраль 16 и.по микрокоманде ОЗУ 9-М записываются вблок 9.Данные в операциях записи во внешнюю память с входа Э-П через приемник 1, входной регистр 2 поступаютна вход регистра 14 и по микрокоманде 14-М заносятся в регистр 14.С выхода регистра 14 данные поступают через блок 15 для записи вовнешнюю память, Текущий адрес внешней памяти формируется в узле 3 ипоступает на вход счетчика 11 адресаи по микрокоманде Сч 11-М заноситсяв счетчик 11 адреса, С выхода последнего адрес через формирователь 12поступает в блок 15,Данные в операциях чтения из внешней памяти через блок 15 поступают врегистр б и по микрокоманде М-Рб выдаются на магистраль 16. С последнейданные поступают на вход регистра 7, 7965 5 10 15 20 25 30 35 40 45 50 55 по микрокоманде Р 7-М записываются в него и через передатчики 8 выдаются в процессор.Для операций ортогонального чтения считанные внешней памяти данные через регистр 6 поступают на вход мультиплексора 4, в счетчик 5 битов предварительно записывается номер бита, подлежащего выделению, скоммутированный бит с выхода мультиплексора 4 поступает на вход сдвиговых регистроВ арифметико-логического узла 3 и сдвигается,Операция повторяется до получения 16-разрядного слова, которое с выхода узла 3 через регистр 7 и передатчик 8 выдается в процессор.Для операций поиска чтения под маской, чтения инверсного, чтения с дизъюнкцией чтения с коньюнкцией все данные из внешней памяти через. регистр б поступают в узел 3 по информационному входу. После соответствующих операций в арифметика-логическом узле 3 по микрокоманде АЛУЗ-М данные с выхода узла 3 поступают на магистраль 16 и через регистр 2 и передатчик 8 выдаются в процессор. Формула Устройство управления организацией доступа к внешней памяти, содержащее счетчик адреса, первый регистр, приемник, передатчик, выход приемника соединен с информационным входом первого регистра, выход приемника является первым информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет увеличения объема подключаемой памяти, в него введены четыре регистра, арифметико-логический узел, блок памяти, мультиплексор, счетчик битов, формирователь ад-. реса внешней памяти, блок микропрограммного управления, причем выход первого регистра соединен с информационными входами арифметика-логического узла, второго и третьего регистров, счетчика битов, входом занесения команды блока микропрограммного управления, выход четвертого регистра соединен с информационными входами пятого регистра, мультиплексора, выход пятого регистра соединен с входом передатчика, выход которого является пеовым информационным выходом устрой7965 Щю 8 ставитель В. Бородинхред Л.Сердюкова Коррект Редактор М. Блана ароши Заказ 6000/50 Тираж 671 П ВНИИПИ Государственногопо делам изобретений и 113035, Москва, Ж, Рауш дписноеомитета Соткрытийкая наб.,водственно-полиграфнческое предприятие, г, Ужгород, ул. Проектная 7 135 ства, выход арифметика-логического узла соединен с информационными входами блока памяти, счетчика адреса, информационный вход арифметико-.логического узла соединен с выходами блока памяти и четвертого регистра, выход третьего регистра соединен с адресным входом блока памяти, выход счетчика битов соединен .с управляющим входом мультиплексора, выход которого соединен с входом управления сдвигом арифметико-логического узла, выход счетчика адреса соединен с вхо- дом формирователя адреса внешней памяти, выход которого является адресным выходом устройства, выход второго регистра является вторым информационным выходом устройства, информационный вход четвертого регистра является вторым информационным входом устройства, первый выход блока микропрограммного управления соединен с входом сброса первого регистра, входстробирования пятого регистра соеди 5нен с вторым выходом блока микропро. граммного управления, третий и четвертый выходы которого соединены свходами задания инструкций и управления состояниями выходов арифметико О логического узла соответственно, пятый и шестой выходы блока микропрограммного управления соединены с входами записи и чтения блока памяти соответственно, выходы с седьмого подесятый блока микропрограммного управления соединены с входами стробирования второго и третьего регистров,счетчиков битов и адреса соответственно, одиннадцатый выход блока микро О программного управления соединен свходом сброса четвертого регистра.