Устройство для резервного энергоснабжения блока микропроцессорной памяти

(5 ц Н 02 Ю 9/06 ВЕННЫЙ НОМИТЕТ СССР ИЭОБРЕТЕНИЙ И ОТНРЦТ ГОСУД ПО ДЕ ПИСАНИЕ ИЗОБРЕТАВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ(21) 3468495/24-07(56) 1. Бепепкий В, В, Теория и практические метопы резервирования рапиоэпектронной аппаратуры, М., Энергия", 1977,с. 268-270, рис. "4-22.2. "Эпектроника, % 3, т. 50, 1977,с. 59-60., (54) (57) УСТРОЙСТВО,ДЛЯ РЕЗЕРВ НОГО ЭНЕРГОСНАБЖЕНИЯ БЛОКА МИКРОПРОЦЕССОРНОЙ ПАМЯТИ, содержаше ъпервый транзистор р-и-р типа, эмиттеркоторого ирецназначен ппя попкпюченияк первому источнику питания, второйтранзистор р-и-р тяпа, эмиттер которогопрепназначен ппя попкпючения к второмуисточнику питания, а коппектор соепинен3с коппектором первого транзистора р-и-ртипа, и шиной питания микропроцессорнойпамяти, цепитепь напряжения, ирепназначенный цпя поцкпючения к первому истпч нику питания о т п и ч а ю щ е е с я тем, что, с цепью повышения напежности и расширения функционапьных возможностей, в него ввепены транзистор и-р-и типа, операционный усипитепь, стабипитрон, ава пиоца и семь резисторов, причем первый вхоа операционного усипитепя соепинен с срепней. точкой пепитепя напряжения, второй вхоц операционного усипитепя соепинен с катопом стабипитрона и через первый резистор прецназначен ппя попкпючения к второму источнику пи. тания, аноп стабипитрона соепинен с общей шиной, выхоп операционного усипитепя через первый циоп и второй резистор Ас соецинен с базой транзистора и-р-и те- ,р па, а через второй пиоп и третий резистор - с базой второго транзистора р-и-р типа, ири этом эмиттер транзистора и-р-и типа соепинен с общей шиной, коппектор. через четвертый резистор соепинен с базой первого транзистора р-п-р тйпа, а межпу базой и эмиттером кажпо го транзистора вкпючены соответствен но пятый, шестой и сепьмой резисторы.Изобретение может быть испопьзовано в преобразоватепях энергии постоянного тока, в частности в источниках питания микропроцессорной памяти.Известно устройство цпя защиты памяти соцержащее ряц стабипитронов циоцов и резисторов ЯНецостатком известного устройства явпяется повышенный расхоц энергии.Наибопее бпиэким по технической сущ ,ности к прецпагаемому явпяется устройство цпя защиты бпока микропроцессор- ной памяти, соцержащее первый транзио тор р-п-р типа, эмиттер которого"соеци нен с первым истпчником питания, вто рой транзистор р п-р типа, эмиттер которого соелинен с вторым источником питания, а коппектор соецинен с коппектором пврвого транзистора и шиноЧ питания микропроцессорной паМяти;"цепитець.напря 20 жения поцкпючен к первому источнику пи тания, база второго транзистора соецинена с срецней точкой цепитепя напряжения, база первого транзистора через резистор соецинена с вторым источником 25 питания 2 В известном устройстве при отказепервого источника питания происхоцитавтоматическое перекпючение на второйисточник питания. При этом вкпючаетсяпервый транзистор и вкпючается второйтранзистор. Первый транзистор выкпючаечъся, когца напряжение первого источни-ка становится меньше, чем, напряжениевторого источника, При этом необхоци 35мо учитывать пацение напряжения на перехоце база-эмиттер первого транзистора и на его базовом резисторе, Второйтранзистор вкпючается, когца напряжение40на срецней точке цепитепя напряжения(по абсодютной величине) становится,бопьше, чем напряжение на его эмиттере. При этом необхоцимо учитывать паце.ние на перехоце база эмиттер второготранзистора. Ин этого спецует, что выкпюнениР первого транзистора и вкпючэние второго транзистора опрецепяютсяразными параметрами, разных эпементов.Поэтому при некотором соотношении напряжений источников питания и вепичин50резисторов оба транзистора .могут ока"эаться выкпюченными ипи же оба транэйстора могут оказаться вкпюченными.Б первом спучае у потребитепя исчезаетнапряжение питания. Во втором спучаевторой транзистор оказывается открытыминверсно, И в первом и во втором спучаеснижается нацежность устройства,Цепь изобретения - повышение нацежности и расширение функционапьных.возможностей,Поставпенная цепь цостигается тем,.что в устройство цпя резервного энергоснабжения бпока микропроцессорной памяти, соцержащее первый транзистор р-п-р .типа, эмиттер которого прецназначенцпя поцкпючения к первому источникупитания, второй транзистор р-п-р типа,эмиттер которого прецназначен Мя поцкпючения к второму источнику питания,а коппектор соецинен с коппектором первого транзистора р-п-р типа и шиной питания микропроцессорной памяти, цепитепь напряжения, прецназначенный цпяпоцкпючения к первому источнику питания, ввецены транзистор п-р-п типа,операционный усипитепь, стабипитрон,цва циоца и семь резисторов, причемпервый вхоц операционного усипитепясоецинен с срецней точкой цепитепя ныряжения, второй вхоц операционного уси. питепя соецинен с катоцом стабипитронаи через первый резистор прецназначенцпя покпючения к второму источнику питания, аноц стабипитрона соецинен с общей шиной, выхоц операционного усипитепя через первый циоц и второй резисторсоецинен с базой транзистора п-р-п типа, а через второй циоц и третий резистор - с базой второго транзистора типар-п-р, при этом эмиттер транзистораи-р-п типа соецинен с общей шиной, коппектор через четвертый резистор соецинен с базой первого транзистора р-п-ртипа, а межцу базой и эмиттером кажа,цого транзистора вкпючены соответственно пятый, шестой и сецьмой резисторы.На чертеже прецставпено прецпагаемоеустройство,Устройство соцержит первый и второйтранзисторы 1,2 р-п-р тина, транзистор 3,и-р и типа, операционный усипитепь 4,цецитепь 8 напряжения, стабипитрон 6,первый и второй циоцы 7 и 8, с первогопо четвертый резисторы 9 - 12 ограачквающие пятый, шестой и сецьмой резкоторы 13 - 18 резисторы утечки, первыйи второй источники 16 и 17 питания,причем первый источник 16 питаниясоецинен с эмиттером транзистора 1; Ыэапервого транзистора 1 соецинена с коппектором транзистора 3 через четвертый резистор 12,эмиттер транзистора 3 соецинен с общей Шиной,а его база через второй резистор 10,второй циоц 8 соецинена с выхоцом операционного усипитепя 4, выхоц операционного усипитепя 4 через первый циоц 7Э 1056 и третий резистор 11 соечинен с базой второго транзистора 2, эмиттер второго транзистора 2 соецинен с вторым источником 17 питания, коннекторы первого и второго транзисторов 1 и 2 поакпючены к нагрузке, т. е. к шине питания микропроцессорной памяти. Первый источник 16 питания соецинеь с цепитепем 5напряжения. Срецняя точка цепитепя 5соециненв с первым вхоцом операционно го усипитепя 4, второй вхоц операционного усипитепя 4 соеаинен с квтоцом стабипитрона 6, а аноц поспецнего соецй- . ,нен с общей шиной, второй источник пйтвния через" ограничивающий первый 15 резистор 9 соецинен с катоцом стабипи рона 6, межцу базой и эмиттером каж цого из транзисторов 1 - 3 поцкпючены пятый, шестой и сецьмой резисторы утечки 13 - 15 соответственно, питание щ операционного усипитепя 4 произвоцитсяот источника 17.Питание операционного усипитепя 4 может быть. осуществпено также через циоцный эпемент ИЛИ, соециненный с источниками 16 и 17При номинапьных напряжениях первого и второго источника питания устройст. во работает спецующим образом. Напря жение на первом вхоце операционного усипитепя 4 превышает напряжение на втором его вхоце. Транзистор 2 окажется закрытым, поскопьку напряжение на выхоае операционного усипитепя 4 равно напряжению питания источника 17, а так 1 35же бдагоцаря пороговым свойствам ци опа 7 и перехоцв база-эмиттер трвнзистора 2. При этом провоаящей окажется цепь,соотоящвя из спеаующих эцементов: выхоа операционного усипитепя 4 - аиоц 84 резистор 10 - перехоц база-эмиттер трап. зистора 3. Транзистор 3 открыт и своим 363 4коппекторным током через резистор 12 поацерживает открытым и насыщенным транзистор 1. В резупьтвте первый источник питания оказывается поцкпюченным к нагрузке через транзистор 1.При отказе первого источника пита ния ипи при постепенном уменьшении его напряжения уровень напряжения на пер вом вхоце операционного усипитепя 4 становится меньше, чем на втором вхоце. Вспецствие этого напряжение на выхоае операционного усипитепя 4 скачкообразно уменьшается цо нупя, При этом выкпючается транзистор 3 и тоанзистор 1. Диоа 8 выпопняет ропь порогового эпемента и способствует уцерживанию транзистора 3 в области отсечки коппекторного тока, Оцновременно открывается транзистор 2, . поскопьку появпяется ток в цепи, состоящей из эпементов: перехоа эмиттер-база транзистора 2 - резистор 11-циоц 7- вь 1 хоа операционногв усипитеця 4. В резупьтате второй источник питания оказывается поцкпюченным к нагрузке через транзистор 2.Таким образом, при отказе основного источника питания происхоцит автома тическое перекцючение на резервный исто;- ник питания цпя прецотвращения потери информации, записанной в запоминающем устройстве. При восствновпении основного источника происхоаит откпючение резерв ного источника и поцкпючение шины ытания микропроцессорной памяти к оснОв ному источнику.В устройстве перекпючение транзисторов, коммутирующих источники питания, происхоцит строго согпвсоввнно. Кроме тогономинапы напряжений первого и второ-го источников могут быть выбраны произвопьно ипи же могут изменяться в процессе работы устройства.1056363 Составитепь О. Мещерецахтор С. Патрушева, Техрец Т,Маточка Корректор В,Гирняк Поцписн ипиап ППП "Патент", г, Унгороц ектная каз 9328/51 Тираж ВНИИ ПИ Госуцарственного по цепам изобретений и 113035, Москва, Ж, Р