Устройство для коррекции отказов в полупроводниковой памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
) С 11 С 29 ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗС)БРЕТЕНИЙ И ОТНРЫТ Г. --- ,1 л;-.,"; "; д.г.л(21) 2/18-24 рой группы являются выходами устрой-(22) 82 ства, третьи .входы элементов И первой(46) 83 группы и другие входы элементов И(71) й исти к выходам блока управления, входы туткоторого и входы регистра йнверсного. (53) 681.327(088,В) . кода являются другими входами уст- (56). 1. Авторское свидетельство СССР ройства, о т л и ч а ю щ ее с я .,М 402870, кл. б 06 Г 11/08, 1973. тем, что,с целью повышения надежности .2. Авторское свидетельство СССР . устройства, в него введены блок ана"765886, кл.6 11 С 29/00, 198 .: " лиза отказов, сумматор по модулюрототип), два, регистр контрольного кода, триг-, (54) (57) 1., УСТРОЙСТВО дЛя КОРРЕКЦИИ гер, группы сумматоров по модулю два, ОТКАЗОВ В ПОЛУПРОВОДНИКОВОЙ ПАИяТИю Регистр основного проверочного вексодержащее регистр прямого кода, тора, блок вычисления дополнительно- входы которого являются одними из ,го проверочного вектора и шестаясоевходов устройства, причем одни иэдинены соответственно с другими вы- .,й входов соединены с выходами элемен- . ходами блока. сравнения и с выходом тов И первой группы, первые и вторые триггера,первый вход которого под- входы которых подключены к первомуключен к выходу сумматора по модулю и к второму выходам блока кодирова-. два, входы которого соединены соот- ния, входы которого соединены свыхб" ветственно с другими выходами регистдами элементов ИЛИ первой группы, . (а прямого кода и с выходами суммато :первые и вторыевходы которых соеди" .Ров по модулю два первой группы, иены с выходами элементов И второй . входы которых подключены к одним и третьей групп соответственно, выхо- .из выходов регистра прямого кода и ды .регистра прямого кода подключены первым входам сумматоров по модулюк одним их входов элементов И четвер- два второй группы, вторые входы котой группы, а один из выходов - со- торых соединены с выходами регистра ,ответсвенно к одним из входов эле- ., контрольного кода, инверсные. входы ментов И второй группы и к ойиим из которого подключены к выходам элевходов блока сравнения. и элементов ментов и шестой группы, а прямые НЕ первой группы, выходы которых . входы соединены с вторым выходом блосоединены с одними из входов элемен- ка кодирования, третий выход которотов И пятой группы, выходы элемен- го подключен к одним из входов блока . тов И четвертой и пятой групп подклю вычисления дополнительного провероччены соответственно к первым и к вто" ного вектора, другие входы которого . рым входам элементов ИЛИ второй груп . являются управлййцими, а выходы со пы, другие входы блока сравнения сое- едивены с,одними из входов блока динены с выходами регистра инверсно- анализа отказов, выходы и другие го кода, одни из выходов которого , входы которого подключены соответподключены к одним из входов элемеи- . ственно к другим входам логического тов И третьей группы, одни из выхо- , блока и к выходам регистра основногс дов и один из входов блокд сравнения проверочного вектрора, входы которо- соединены соответственно с одними го соединенй с выходами сумматоров из входов логического блока, выходы .по модулю два второй группы, другой которого и выходй элементов ИЛИ вто-вход триггера является управляющим. 344411 16.04.23.10. В. В.Лос Кински Бюл.,939в и П.П.Урбановичрадиотехнический и1 Ь 499 В 1 2Устройство по п. 1 о т л ич а ю щ е е с я тем, что блок вычисления дополнительного проверочного вектора содержит третью группу сумматоров по модулю два, группы числовых регистров, седьмую и восьмую группы элементов И и вторую группу элементов НЕ, причем первые входы элементов И седьмой и восьмой групп соответсвтвенно объединены и являются одними из входов блока,а вторые входы - другими. входами блока, выхо, ды элементов И седьмой и восьмой групп подключены соответственно к входам числовых регистров первой группы и к входам числовых регистров второй группы, выходы которых соединены с входами элементов ЯЕ втоРой группы, выходы которых подклю" чены к одним из входов сумматоров. Ьпо модулю:два третьей группы, другиевходы которых соединены с выходамичисловых регистров первой группы, авыходы являются выходами блока.3. Устройство по и, 1, .о т л и- . ча ю щ е е с: я тем, что логическийблок содержит третью группу элемен. тов ИЛИ, входы которых, кроме первых, соответственно объединены, авыходы подключены к первым входамэлементов И девятой группы, выходыкоторых соединены с одним из входовсумматоров по модулю два четвертойгруппы, выходы которых являютсявыходами блока, а другие входы и вто" , рые входы элементов И девятой группыявляются одними из входов блока,причем входы элементов ИЛИ третьейгруппы являются другими входами бло-..1.. .2Изобретение относится к вычисли- прямого кода соединен с соответствую- тельной технике.и может быть исполь- щим входом четвертых элементов И., .зовано при, изготовлении больших ин- . первь 1 е выходы регистра прямого кода тегральных схем запоминающих уст- ; связаны также с одними из входов вто-". ройств (БИС ЭУ)с многоразрядной .Оргарых элементов И, первыми вхсдами блонйзацией накопителя, имеющих большуюка сравнения и первыми. входами блока площадь кристаллов и блоков памятиисправления ошибок, вторыевходы повышенной надежности. .блока сравнения подключены к первымИзвестно устройстводля коррекции выходам регистра инверсного кода и к отказов в полупроводниковой памяти, 10 .одним из входов третьих элементов И, содержащее регистры, блок сравнения третьи и четвертые входы блока срав". и логические элементы Г 1 нения связаны соответственно с вто= "Недостатком этого устройства яв- , рыми выходами регистров прямого и ляется низкая надежность. : инверсного кодов, входы регистра ия"15 версного кода соединены с другимиНаиболее близким к изобРетению по . входами устройства, первые выходы технической сущности является устрой- блока сравнения соединены с вторыми ство для коррекции отказов в полупро . 1 входами блока исправления ошибок, водниковой памяти, содержащее Регистр Выход которого подключен к вторым прямого кода, в котором перВые, вто- выходам устройства, вторые входы перрые и третий входы соединены с одни- .20 вых, вторых и третьих элеменгов И, а ми из .входов устройства, втоРые итакже четвертые и третьивходы сотретий входы связаны также с выхода-. Ответственно четвертых и пятых элеми первых элементов И, первые и вто- ;ментов И соединены с выходами блока рой входы которых, связаны с соответ- выправления Г 2 3 ствукщими выходами блока кодирова,Г ния, входы которого нодключены к: Недостатком известного устройства выходам первых элементов ИЛИпервые , являЕтся низкая надежность, так как и вторые входь 1 которых связаны со- . оно дозволяет корректировать число ответственно с выходами вторых и . отказов, равное количеству дополни- третьих элементов И,.первые и вторые Зо тельных контрольных разрядов накопи- выходы рргистра . йрямого 1 кода под-, теля при условии, что количество отключены к соответствующим входам казов в группах разрядов информаци" четвертых элементов И и через эле- онного слова; контролируемых соот" .менты НЕ - к соответствующим входам Ветотвующими контрольными разрядами пятых элементов И, выходы четжертых З кода лемминга, не более одного. Од- . и пятых элементов И связаны с входа;, нако, если отказ возникает в раэря. Ми вторых элементов ИЛИ, выходы ко- де, двоичный номер которого состоторых подключены к одним из выходов ит трмько иэ единиц (т.е. числа устройства, третий выход регистра 2 - 1, где ьф 2,3 Р, Р - целоеР1049981 Э 4число), то скорректировать можно не., выходов регистра прямогокода и пер-более одной ошибки. в информационном вым входам сумматоров по модулю дваслове поскодьку в других случаях второй группы, вторые входы которыхв некоторйх группах разрядов будет соединены с выходами регистра контболее одного отказа, и эти отказы .Рольного кода, инверсные входы котоне будутисправлены. 5 рого подключены к выходам элементовБель изобретения - повышение на- И шестой группы, а прямые входы соелдежности устройства. динены с вторым выходом блока кодиВ ) ЮВПоставленная цель достигается, . Рования, третийвыход которого под"тем, что в устройство для коррекции . ключен к .Одним из входов блока вычис, отказов.в полупроводниковой памяти10 ления доплнительного проверочногосодержащее регистр прямого кода, , вектора, другие входы которого являвходы которого являются одними из" ются Управляющими, а выходы соедине-,. входов устройства, причем одни из: ны с одними из входов блока анализавходов соединены с выходами элемен-отказов, выходы и другие входы кототов И первой группы, первые и вторые 15 Рого поцключены соответственно к дру.Входы которых подключены к первому . Гим входам логического блока и к вы.и к второму выходам блока кодирова- ходам Регистра основного проверочнония, входы которого соединены с врг го вектоРа, входы которого соединеныамиИЛИ первой руппвыхФами сумматоров по модулю двапервые и вторые входы котор сое второй Группы другой вход триггерадинены с выходами элементов И вто. является управлякщим.рой и третьей групп соответственно, Кроме тоге блок вычисления довыходы регистра прямого кода подкю- полнительного проверочного векторачены к одним из входов элементов И содержит тРетью группу сумматоровчетвертой группы, а одни из выхо по модулю два, группы числовых ре"дов - соответственно к одним из вхо- Гистров седьмую и восьмую группыдов элементов И второй группы и к элементов И и вторую группу элемен"одним из входов блока сравнения и тов ИЕ причем пеРвые входы элемен-,, элементов. НЕ.первой ГрупПЫ,. Выходы. тов И седьмой и восьмой группы сооткоторых соединены с одними из.вхо- ветственно объединены и являются оддов элементов И пятой группы, вьио ними из входов блока, а вторые вхо 30ды элементов И четвертой и пятой . ды - дРУгими входами блока, выходыгРУпп подключены соответотвенно к элементов И седьмой и восьмой группервым и к вторым входам элементов пы подключены соответственно к вхоИЛИ второй группы, другие входы бло дам числовых Регистров первой групка сравнения соединены с выходами35 пы и к входам числовых регистров вторегистра инверсного кода, одни изРой ГРУппы, выходы которых соединенывыходов которого подключены к одню с входами элементов НЕ второй группы,из входов элементов И третьей груп- выходы которых подключены к одним. пы, одни из входов блока сравнения . из входов сумматоров по модулю двасоединены соответственно с одними40 третьей гРУппы, другие входы которыхиз входов логического. блока, выходы соединены с выходами числовых регисткотоРого и выходы элементов или вто" Ров первой гРуппы, а выходы являютсярой группы являются выходами устрой-.ства, третьи входы элементов И пер- При этом логический блок содержитвой гРУппы и другие входы элеМентов 45 рь Руппу элементов ИЛИ входыИ гРУпп с второй по пятую подключены . которх кроме первых соответственк выходам блока управления входы но объединены, а выходы подключеныкоторого и входы регистра инверснс первым входам. элементов И девятойк пго кода являются другими входами ., группы, выходы которых соединены сУстройства, введены блок анализа Одними из входОв сумматоров по модулюотказов, сумматор по.модулю два, дв четвертой группы, выходы которых.50 арегистр контрольного кода, триггер, являются выходами блока, а другиеГРуппы сумматоров по модулю два, ре-, . входы и вторые входы элементов.игистр основного проверочного векто 1- девятой группы Являются одними изРа, блок вычисления дополнительного вхОдов блока причем входы элементпроверочного вектора и шестая груп 55 тов ИЛИ третьей группы являются дру-,Па элементов И, входы. которых сое ГиМИ вХОдамИ блока,динены соответственно с другими вн- .Яа фиг. 1 .изображена.функциональ- .ходами блока сравнения и с выходом иая схема предлагаемого устройстватриггера, первый вход которого под , . на фиг. 2 - схема блока вычисленияключен к выходу сумматора по модул 1 з 0 дополнительйого проверочного вектодва, входы которого соединены соот- ра; на фиг 3 - схема. логическоговетственно с другими выходами регист. ,блока; на фиг. 4 - схема блока анара .прямого кода и с выходами сумма лиза отказов на фиг. 5 -проверочнаяторвв по модулю два первой группы, матрица, поясняющая работу устрой,входы которых подключены к одним изб 5 ства.1049981Устройство содержит (фиг, 1) ре- В цикле записи информационноегистр 1 прямого кода с выходами 2 -. слово, состоящее из К разрядовРу ы элементов И с первой по входам.18 заносится в регистр 1,по;четвертую 5 " 8, первую 9 и вторую 10 Через его выходы 2, элементы И 6 иГРУппы. элементои ИЛИ, блок 11 кодиро- элементы,ЮЛИ. 9 слово поступает ввания, блок 12 сравнения, логичес- . блок 11, где вырабатываются в. соот-.кий блок 13 с входами 14), 14 и ветствии с кодом Хемминга р конт 14 З, первую 15. и вторую 16 группы , Рольных разрядов и. (р+1)-й разряд,сумматоров по модулю два., сумматор значение которого равно сумме,по мо"17 по модулю два, На фиг. 1 обозна-дулю два значений р разрядов Эти10чены одни из входов 18 " 20 устрой-разряды соответственно по выходамства, первый 21 и второй 22 выходы .21 и 22 блока 11 и через элементы Иблока кодирования. Устройство содер. 7 по.входам 19 и 20 заносятся вжит также регистр 23 контрольного , (Р+1)-е разРяды регистра 1. Сформикода, пятую 24 .и шестую 25 группы Рованное таким образом кодовое слоэлементов И, регистр 26 основного 15.эо, состоящее из я:(К+Р+1) разряпроверочного вектора, триггер 27, дов через элементы И 8 и один изблок 28 анализа отказов а входамиэлементов ИЛИ 10 и далее через выхо 29 и 29, блок 30 вычисления до- ды 41 заноснтся в накопитель (недолнительного проверочного вектора показан) по выбранному адресу. Нас одними из входов 31, регистр 32 20 .этом цикл записи. окончен,инверсного кода с выходами 33 и 34 В цикле считывания 6 -разрядноеи входами 35,первую группу элемен- сЛово (в слове могут быть отказаны)тов НЕ 36 И блок 37 управления. в прямом коде по входам 18 -20 счиНа фиг. 1 обозначены также выходы тывается из накопителя в регистр 1.38 и 39 блока сравнения, выходы 40 25 Считанные К информационных разрядови 41 устройства и выходы 42 блока через выходы 2 регистр 1 и элементыуправления.. . И 6 и ИЛИ 9 поступают в блок 11,Блок 20 вычисления дополнительно- где вырабатываются Ре новых контго проверочного вектора содержит Рольных битов, и через выходц 22(Фиг. 2) седьмую 43 и восьмую 44. З 0 блока 11 заносятся е регистр 23. Одгруппы элементов И,. первую 45 и вто- новременно на выходах сумматоров 15рую 46 .группы числовых регистров, вырабатывается (Р+1) контрольныйвторую группу элементов НЕ 47 и разряд и на сумматоре 17 сравниваеттретью. группу регистров 48 по модулю ся с .(Р+1) - разрядом, считанным издва. накопителя. Если эти биты одинаковы,Логический блок 13 содержит то на Выходе сУмматоРа 17 будет ну, (фиг. 3) третью.группу элементов ИЛИ левой сигнал (в противном случае 49, девятую группу элементов И 50единичный), который заносится в тригчетвертую группу сумматоров 51 по гер 27, В это же время на выходах 31дулю два. блока 11 вырабатываются в группйБлок анализа отказов содержит40 Р., контрольных разрядов, которые(фиг. 4). группы сумматоров 52 " 55 ,записываются через элементы И 43по модулю два и группы элементов ,(Фиг. 2) в соответствующие регистрыИЛИ-ЯЕ 56 - 5945 б,пока 30.яа Фиг. 5 обозначены общая прове- . Пооле этих операций (К+Р) символырочная матрица 60 кода Хемминга ии прямого кода инвертируются на элеформационных. разрядов, матрицы 61 - ментах НЕ 36 (Фиг.1) и через эле 63 каждой из частей общей провероч- ,менты И 24, ИЛИ 10 заносятся в теной матрицы и единичная матрица 64 . же ячейки накопителя. после этогоустройство работает следующим производится контрольное считываобразом. 50 ние инФормации в инверсном коде поВ блоке 11 формируются не только входам 35 в регистр 32. По выходамконтрольные разряды инФормационного. 34 К инверсных разрядов через элеслова, но и групцы контрольньюс раз- менты И 7 и ИЛИ 9,поступают в блокрядов частей, на которые разбивается 11, где вырабатываются на выходахинформационное слово, причем число 531 в новых групп Р разрядов козразрядов в каждой части соответству- торые заносятся вРегистры 46етстепени двойки. При этом исполь" .блока ЗО,зуется следуацее.свойство: если про- , В блоке 12 сравниваются соответ"верочной матрице Н (где е 1- це- ствуки(ие,К и Р разрядов, полученлые числа) кода Хемминга число 1 ф ных при двух счйтываниях. В тех пов строке информационных символов е 0 зициях, где разряды отличаю 1 ся, наиечетно, т.е. в случае и 7, к - 4, соответствующих из выходов 38 и 39прямой код 0011 100, то при. иивер- блока 12 находятся символы ф 11 фф.тировании К разрядов инверсное кодо- Результат сравнения с выходов 38вое слово имеет вид 1100 011, т е. постугрет на входы элементов И 25 и,инвертируются и проверочные раэрядй.45 если в триггере 27 записана 1,1049981 7то единичные сигналы на выходах эле" . ментов И 25 инвертируют"соответствующие разрядыв регистре 23, которые Далее сравниваются на сумматорах 16 с соответствующими Р .разрядами. В результате сравнения вырабатываетея проверочный вектор, равный сумме по модулю два дефектных информационных аз ов ко 111 1 .111, 11 11 11 1111,1 11 11 1 1гФ1111 1 1111 1.1.11 11111 111 р ряд, торый записывается в реГистрд 26, При этом считается, что в Сформированные блоком 11 Р и Р+1 каждой из в групп должно появиться.- 10 разряуы составляют вместе с К разряда;Не более одного отказа.ми прямое кодовое слово В:1011 0111Выработанные на выходах блока 3 0010 0110 11001 1 у (Р+1) -е разряды .дополнительно проверочные векторы поставлены в конец кодового слова.(для каждой из В групп) сравниваются Слово Б через элементы И 8 и ИЛИ 10 в блоке 28 с провержным вектором, 5 записывается по нужному адресу. в на:содержащимся в регистре 26.это необ" коп"тель,ходимо для того, чтобы установить, Предположим, например, что в ячей в каком разряде возникает согласо-, как определяемых этим адресом, имеванный,а в каком - несогласованныйются пять отказов". первый разряд посотказ.Пусть., например, в некоторую тоянно находится в состоянии фо, ячейку записывается символ 1 впятый - 1, десятый - .ф 1 у пятУ1,Фэтом же состоянии находится и дефек- надцатый - ф 1 ф ; восемнадцатыйО ", тиая ячейка. Псокольку отказ согла-,т,е. в информационных разрядах кодосованный, то можно. считать, что ошнб- вого слова при считывании прямого коки нет, яо эзот отказ обнаруживается 25,да проявляются три несогласованных и блоком 12 и выявляется на выходе 39, .:Один согласованный (в пятнадцатом Чтобы искЛючить ошибку при анализЕ ,Разряде) отказы, кроме того, несогдвух типов отказов, в блоке 28 про-. ласованный отказ будет и среди контверочный вектор из регистра 26 пораз- .Рольных Разрядов (в восемнадцатом рядно сравнинается на соответствующих Разряде) . Таким образом, считанное из сумматоров 52 - 55 (фиг.4).со . . слово имеет следующий вид: В:0011 всеми сочетаниями дополнительных про 0110 0110 10001 1 (отказавшие верочных.векторов.РазРяды подчеркнуты) . ИнформационныеЕсли в считанноМ слове есть несог-Рзряды слова В поступают. в блок 11СР ласованные отказы, .то при сцожении на выходах 22 которого формируются основного проверочного вектора с со" 35 контрольные биты (01011), которые ответствующим дополнительными на ви-записываются в регистр 23, одновре" ходе соответствующего из сумматоров менно сумматоры 15 вырабатывают на52 - 55 блока 28 находятся все не- выходе символ АО, который на сумнулевые символы, а на выходе соеди- маторе 17 сравнивается с ф 1(Р+1)- ненных с ними элементов ИЛИ-НЕ 56-59 40 го Разряда, В триггер 27. записыванаходится единичный. символ, который ется 1. На. выходах блока 11 вы" через один из входов 143 поступает . Рабатываются четыре группы. дополнив блок 13. Считаем, что такая ситуа- тельных символов (10001,11111,00110, ция возникает только при совпаденИи 00011) и по входам 31 заносятся, в основного и дополнительного провероччетыре Регистра 45 блока 30; ных векторов несогласованных отказов. После этого К+Р разрядов прямогокодового слова инвертируются. ичерезНа выходах тех элементов И 5 О :элементы И 24 заносятся в накопитель (фиг.З), где совпадают фф 1 фф с выхо- по тому же адресу. дов элементов ИЛИ 49 и со вусодов 14 При контрольном считывании с уче(т.е. с выходов блока 12), находятся том типа отказов имеем слово С - 010050единичные сигналы, которые на соот- . 1000 1101 1011 10011. В регистры 46 ветствующих им сумматорах 51 кивер- блока 30 запйсываются четыре новых тируют неправильно считанный символ: гРуппы дополнительных.символов и на выходах 40 восстанавливается (10100 01101,11100,01101) и на выхб, правильная информация, На позициях 55 дах блока 30 формируются проверочсогласованных отказай инверсии ие :. .ные векторы отказов по, группам: будет, поскольку на вьпсодах соответ-" 11010 у 01101 у 00101 у 10001, которые ствующих из элементов И 50 находятся соответствуют столбцам проверочной нулевые сигналы, матрицы. В блоке 12 формируется слоВ качестве примера рассмотрим храво соответствующее отказам ра, разряды .1 нение 16- разрядного слова Акоторого. содержат чисдо ф 1 фг 1000 1011 0111 0010 0110 в накопителе. В 1000 0100 0010 01000, Инверсия второ- данном случае в: 4, р 5. Записывала го дополнительного разряда в триггепроверочную матрицу Н (нули не Ре 27 позволяет установить точное обозначены) значение разрядов проверочного вектора 10010,который хранится в. регистре 26.В блоке 28 установлено, что сулиа основного идополнительных проверочных векторов равна нулю (по модулю два).йа выходах первого, вто,рого и третьего из элементов ИЛИ 49 5 находИтся единичные сигналы, позволяющие правильно восстановить инфор мационные символы, которые записывались в накопительф 101101100100110 а инверсия пятнадцатого разряда не 10 будет произведена.Таким образом,в кодовом слове удалось исправить пять отказов, четыре из которых находились среди йнформа, ционных.15Устройство позволяет корректйровать отказы, даже если все они,при;, надлежат одной группе контролируемых разрядов. При этом в предлагаемом устройстве, как и в известном, необходим лишь один дополнительный цикл 20 записи инверсного кодового слова в накопитель. Таким образом, предлагаемое устройство позволяет корректировать большее, по сравнению с извесТ- ным,число отказов (ошибок) в памяти, за счет чего повыаается его надежность .1,В качестве базового объекта выбрана БИС ЗУ типа К 541 РУ 2, которая позволяет производить обращение при записи или считывании информации к ,четырем разрядам накопителя. Однако работоспособность устройства нарушается при отказах ячеек накопителяПри использовании в этом БЙС ЗУ йзобретения можно корректировать отказ в каждой из четырех строк накопителя до четырех, те. всего шестнадцать отказов.Это позволяет не только повысить надежность БИС ЗУ, но и увеличить выход кристаллов при их изготовлении эа счет применения БИС .с ограниченным числом дефектных ячеек, воэннкщих при производстве БИС ЗУ1049961 Г1 бд 6 Составитель Т.Эайцченко Техред М.Йадь едактор О.Ч орректор А.Дзятк аказ одписно д.4/5 илиал ППП фПатент, г. ужгород, ул. Проектная,7/50 Тираж 594 ВНИИПИ Государственного к по делам изобретений и 113035, Москва, Я(-35, Рау
СмотретьЗаявка
3444112, 16.04.1982
МИНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ
ЛОСЕВ ВЛАДИСЛАВ ВАЛЕНТИНОВИЧ, УРБАНОВИЧ ПАВЕЛ ПАВЛОВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: коррекции, отказов, памяти, полупроводниковой
Опубликовано: 23.10.1983
Код ссылки
<a href="https://patents.su/8-1049981-ustrojjstvo-dlya-korrekcii-otkazov-v-poluprovodnikovojj-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для коррекции отказов в полупроводниковой памяти</a>
Предыдущий патент: Устройство для контроля блоков памяти
Следующий патент: Запоминающее устройство
Случайный патент: Католит для натрий-серного элемента