Устройство для контроля блоков памяти

(прототип 3 18-2 3.820.83. Бюл. 9 39Савельевовский ордена ТрудЗнамени текстильны)и тво СССР1981.о СССР1982 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ К АВТОРСКОМУ СВ(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ, содержащее регистр числа,усилители считывания, блок сравнения,первый формирователь стробирующихсигналов, блок управления, счетчикимпульсов, первую группу формирователей уцравлякщих сигналов, первуюгруппу элементов задержки, первыйэлемент ИЛИ, первую группу элементовИ и накопитель, один из входов которого подключены соответственно к выходам блока сравнения и к первомувыходу блока управленкя, второй итретий выходы которого соединены соответственно с входом счетчика импульсов и с входами элементов задержЫи первой группы, выходы которых под"ключены к входам формирователей управлякщих сигналов первой группы,выходы которых соединены с первымивходами элементов И первой группы,вторые входы которых подключены квыходам счетчика импульсов, а выходы - к входам первого элемента ИЛИвыход которого соединен с входомпервого формирователя стробирующйхсигналов, выход которого подключвнк первым входам усилителей считывания, причем выходы регистра числасоединены с одними из входов блока . сравнения, другие входы которого подключены к одним из выходов накопи" теля, другие входы и выходы. которо- го являются контрольными входами и выходами устройства, управляющим выходом к информационнымк входами устройства являются четвертый выход бло" ка управления и вторые входы усилителей считывания, о т л и ч а ю щ ее с я тем,.что, с целью повышения точности контроля, в него введены второй формирователь стробирующих сигналов, вторая группа формирователей управляющих сигналов, триггер, вторая и третья группы элементов И, Е второй и.третий элементы ИЛИ и вто" рая группа элементов задержки, входы которых подключены к выходу пер- уеав вого формирователя стробирующ)1 х сиг- %виве налов, а выходы - квходам формирователей управляющих сигналбв второйгруппы, выходы которых соединены с первыми входами элементов И второй группы, выходы ксторых подключены к 4 Р входам второго элемента ИЛИ, выход которого соединен с входом второго формирователя;стробкрующих сигналов, СО выход которого подключен к третьим ( входам усилителей считывания, выходы .д, которых соединены с входами элементов И третьей группы, выходы которых (, подключены к входам регистра числа, причем вторые входы элементов И второй группы соединены с выходом триггера, входы которого подключены соответственно к входам элементов за" Ь держки первой группы и к выходу третьего элемента ИЛИ, входы которого соединены с выходами элементов И первой группы.Изобретение относится к вычислительной техникв.Известно устройство для контроля блоков памятк, содвржащее блок управ" пения, счетчик, триггер, регистр сдвига, блок сравнения, регистр, элемент И, блок индикации, элемент за" держки и дне группы, элементов И 1.Недостатком этого устройства является невысокая точность контроля.Наиболее близким к,изобретению 10 по технической сущностк янляется устройство для.контроля блоков памяти, содержащее регистр числа, усилители чтения, формирователь стробирующих сигналов, блок сравнения, блок 15 управления, счетчик, формирователи управляющих .сигналов, элемент задерж. ки, элемент ИЛИ, группу элементов И и накопитель, причем выход формиро" нателя стробирующих сигналов подключекк одним из входов усилителей чтения, другие входы которых являются информационными входами устройства, а выходы соединены с нходами регистра числа, выход которого подклю" чен к первому входу блока сравнения, второй вход которого н выход соеди" иены соответственно с выходами и с первым входом накопителя, второй вход которого подключен к первому выходу блока управления, третий вход накопителя и второй выход блока управления являются соответственно упранля" кицими входами и ныходом устройства, входы счетчика и элемента задержки подключены соответственно к .третье- З 5 ,му и четвертому выходам блока управления, выходы элемента задержки соеЬрнены соответственно с входами формирователей управляющих сигналов, выходы которых подключены к первым 40 входам группы элементов И, вторые входы которых соединены с входом счетчика, выходы элемента ИЛИ подклю" чены к выходам группы элементов И, а выход соединен со входом формирователя стробирующих сигналов 2. Недостатком известного устройства является отсутствие возможности автоматического определения оптималь" ного времени следования второго сиг- . нала стробиронания относительно пер" ного при двухкратном стробировании, что снижает точность контроля.Цель изобретения - повышенив точности контроля.5511 останленная цель достигается тем, что в устройство для контроля блоков памяти, содержащее .регистр числа, усилители считывания, блок сравнения, первый формирователь стробкрующих 60 сигналов, блок управления, счетчик импульсов, первую группу формирова телей управляющих сигналов, первую группу элементов .задержки, первый элемент ИЛИ,.первую группу элемен-65 тов И.к накопитель, один из входовкоторого подключены соответственнок выходам блока сравнения и к первому выходу блока управления, второйк третий выход которого соединены.соответственно с входом счетчика импульсон и с входами элементов задерж"ки первой группы, выходы которых подключены к входам формирователей уп-.равляющих сигналов перной группы,выходы которых соединены с первымивходами элементов И первой группы,вторые входы которых подключены к вы"ходам счетчика импульсов, а выходы "к нходам первого элемента ИЛИ, выход.которого соединен с нходом первогоформирователя стробирующих скгналон,выход которого подключен к первымвходам усилителей считывания, причемвыходы регистра числа соединены с одними из входов блока сравнения, другие входы которого подключены к од"ним из выходов накопителя, другиевходы и выходы которого являютсяконтрольными входами и выходами устройства, управляющим выходом и инфор-.мационными входами устройства явля"ются четвертый выход блока управления .и вторые входы усилителей считывания, введены нторой формировательстробирующих сигналов, вторая группаформирователей управляющих сигналовтриггер, вторая и третья группы .эле"ментов И, второй и третий элементыИЛИ и вторая группа элементов задержки, входы которых подключены к выхо"ду первого формирователя стробирующих сигналов, а ныходы - к входамформирователей управляющих сигналоввторой группы, выходы которых соеди"нвны с первыми входамк элементов Ивторой группы, выходы которых подключены к входам второго элемента ИЛИ,выход которого соединен с входомвторого Формирователя стробирующихсигналов, выход которого подключенк третьим входам усилителей считывания, выходы которых соединены со входами элементов И третьей группы, выходы которых подключены и,входам регистра числа, причем вторые входыэлементов И второй группы соединены .с выходом триггера, входы которогоподключены соответственно к входамэлементов задержки первой группы кк выходу третьего элемента ИЛИ,. вхо"ды которого соединены с выходамиэлементов И первой группы. На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит блок 1 управления, первую группу элементов 2 задержки, первую группу формирователей 3 управляющих сигналов, первую группу элементов И 4, счетчик 5 им" пульсрв, накопитель 6, блок 7 сравнения, регистр 8 числа, усилители10499809 считывания, первый формирователь10 стробирующих сигналподается на,вход Формирователя 12, мент ИЛИ 11, второй о ми овалов, первый эле- ,с выхо аыхода которого подается сигнална третьи входы усилителей 9 ля 1 стробирующих сигналов, второйле для элемент ИЛИ 13тро ирования сигналов считывания потов И 14, вто ю гвторую группу элемен- вто о кРому аналу. Число сформированныхвторую группу формировате" сигналов считывания лей 15 й авлявания по второму кана,г пу р ющих сигналов, вторую лу равно числу выходру пу элементов 16 задержки, третий держкй 16 в то в вмодов элемента за" элемент ИЛИ 17 т игге 18 т каналу формируется только один сигнал группу элементов И 19. считывания,алый как и сль 6 вляется накопителем 10итывания, которыйсчитывания второго канала, подается полупостоянного типа, на входы элем н И 19е тов 9. При совпав"сигналов с выходовустройство работает следующим об нии указанных сиг разом. элементов И 19 информационные сигнаПредварительно в накопитель б за- лы поступают на вхвходы регистра 8, а писывазтся тв же коды чисел и по твм 15,затем на однии из входов блока 7, на бл кф что и в контролируемый другие входы котороо орого подается кодлок памяти. числа из накопит 6 Эеля . тот код одиПо сигналу из блока 1 происходит,иаков с ожидаемымемым кодом числа, счисчитывание информации по очередному тываемого из к онтролируемого блока ти, В это еадресу из контролируемого блока памя 2 О памяти. Результаты с. . таты сравнения сигнаэто же время иэ блока 1 поСту лов т.е. Результаты пает импульс тока на вход элементов налов по обоимтаты совпадения сигоим каналам поступают в 2 задержки и на запуск счетчика 5. )накопитель б. Зат .В соотв сатем по этому же адетствии с кодом числа, храня- Ресу в контролиру й б .цегося в данный момент в счетчике 5, 25 дается новый семы лок памяти по" отксигнал на считывание. че ез э.ет Рывается один. из элементов И 4 и При этом стробир ование сигнала считыерез элемент ИЛИ 11 поступает управ- вания по первому канал ляющий сигнал на в,оканалу производитсяал на вход формировате" по сигналу, поступившему с одно о ля 10, кото ый вР ырабатывает сигнал выходов элементов задержки 2 а пос одного из стробирования постусилителей 9 (в мтупающий на входы, . второму каналу снова производидится еляемы( омент времени, опре- многократное стробированивмый задержкой прохождения сигна- сигналам с выхо ов в( и , т е. по ла на элементе э вдов всех элементов залементе задержки 2) и на вход держки 16 (как это описано ранее). .элементов задержки 16, Выходйые сиг- Таким об разом, общее число сфо ми калы с элементов задержки 16 пооче- вых сигналов считывания, по аваредно подаются навходы формировате- З 5 мых на блок 7 лей 15 с ва лок, равно пп п, гдвс выходов которых они посту- и и п 2 " соотве1 2 етственно число выхог пают на первые входы элементов И 14 дов э лементов задержки 2 и элемент на вторые входы которых подается раэ задержкиентов решающий сигнал с выхода триггера 18, Таким об аэомтак как т иго разом, предлагаемое усттриггер 18 к этому. времени 40 Ройство позволяет оп находится в состоянии11 фвт определить оптиподачи на один из его входов импульэа счет мальные времена стРЬби варования сигнаса с выхода элемента ИЛИ 17 нала считывания п ипри двухкратном стробикоторого поступают сигналы с элемен-. тна ВходРоваыии, вследствие чего тов И 4 (предварительно трнгг Р 18очность контроля блоковповышается .е 45,ов памяти 1по сигналу из блока 1 находится в .Т ехнико-экономич ,дов элементов И 14я ии . выхо- во предлагавмогуправляющие сиг- нению с известным закд гавмого устройства по срав 1 налы поступают на входы элементаым заключается в боле ИЛИ 13, выходной сигнал с которого мяти.:высокой точности конт ля бро локов па1049980 Составитель Т.Зайцеиченко Техред М.Надь актор О одписно аказ СССРй абе р дефилиал ППП,Патент, г.ужго 437/50 ВНИИПИ Госу по делам 113035, МосТираж 594 арственного комите зобретений и откры ва, Ж, Раушская Корректор А, Дэя тко ул,проектная, 4