Устройство для контроля полупроводниковой памяти

(51) О 11 С 2 УДАРСТВЕННЫЙ НОМИТЕ ДЕЛАМ ИЗОБРЕТЕНИЙ И ИСАНИЕ ИЗОБРЕТЕНИ ОРСНОМУ С ним(56) 1. Авторское свидетельство.СССР 771730 кл, 6 11 С 29/00, 1978,2. Авторское свидетельство СССРпо заявке У 3242717/18-24,кла С 11 С 29/00, 1981 (прототип),(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯПОЛУПРОВОДНИКОВОЙ ПАМЯТИ, содержашее генератор тактовых импульсов,дешифратор, анализатор сигналов,сумматор по модулю два, мультиплексор и счетчик импульсов, одни извходов которого подключены соответственно к входам дешифратора, одиз входов мультиплексора,)входам сумматора по модулю два и первомувходу анализатора сигналов, второйвход которого и входсчетчика импульсов соединены с выходом генераторатактовых импульсов, причем выходыдешифратора, мультиплексора и сумматора по модулю два являются однимииз выходов устройства, вхоДом. которого является третий вход анализатора сигналов, о т л и ч а ю ш е ес я тем, что, с целью повышениянадежности устройства, в него введены элемент И-НЕ и элемент И,первый вход которого и входы элемента И-НЕ подключены соответственнок другим выходам счетчика, выходэлемента И соединен с другим входоммультиплексора, второй вход - свыходом элемента И-НЕ, а первыйвход элемента И соединен с другимвыходом устройстваИзобретение относится к вычисли" тельной технике и может быть использовано для Функционального контроля как отдельных корпусов микросхем оперативных запоминающих устройствОЗУтак и посторонних на их основе массивов полупроводниковых ОЗУ произвольной емкости и организации.Известны устройства для контроля полупроводниковой памяти, содержащее генератор тактовых импульсов, генератор тестовой памяти, блок формирования временной диаграммы, ком паратор, адресный мультиплексор,накопители и блок управления 11,Недостатками этого Устройстваявляются большие аппаратурные затраты и невысокое; быстродействие.Наиболее близким к предлагаемомуявляется устройство для контроляполупровоцниковой памяти, содержашее генератор синхросигналов, выход которого подключен к входу анализатора сигналов, второй вход которого является входом устройства,мультиплексор, выход которого является одним из выходов устройства, дешифратор, сумматоры по модулю дваи счетчик, вход которого подключенк выходу генератора синхросигналов,а выходы соединены соответственно свходами дешифратора, одними из входов мультиплексора, входами сумматоров по модулю два и третьим входоманализатора сигналов, выход одногоиз сумматоров по модулю два соединенс другим входом мультиплексора, одиниз выходов дешифратора и выходысумматоров по модулю два являютсядругими выходами устройства 2 .Недостатком данного устройстваявляется невысокая достоверностьконтроля, поскольку при контроле неучитываются все состояния тестируемой микросхемы. Зто снижает надежность устройства,Цель изобретения - повышение надежности устройства.Поставленная цель достигаетсятем, что в устройство для контроляполупроводниковой памяти, содержащее генератор тактовых импульсов,дешифратор, анализатор сигналов, сумматор по модулю два, мультиплексори счетчик импульсов одни из входовкоторого подключены соответственно квходам дешифратора, однж из входовмультиплексора, входам сумматора помодулю два и первому входу анализатора сигналов, второй вход которогои вход счетчика импульсов соединеныс выходами генератора тактовых импульсов, причем выходы дешифратора,мультиплексора и сумматора по модулюдва являются одними из выходовустройства, входом которого является третий вход анализатора сигналов,введены элемент И-НЕ и элемент И,первый вход которого и входы элемента И-НЕ подключены соответственнок другим выходам счетчика, выходэлемента И соединен с другим входоммультиплексора, второй вход - с выходом элемента И-НЕ,а первый входэлемента И соединен с другим выхо"дом устройства,На чертеже изображена функциональная схема предлагаемого устройства. Устройство содержит генератор 1тактовых импульсов, выход которогосоединен с входом двоичного счетчика 2 импульсов с количеством разрядов2 п + б) (и - количество адресных входов контролируемой большойинтегральной схемы ( БИС) ОЗУ)., который своими выходами подключен кдешифратору 3 (2- 4), к мультиплексору 4 ( 2 п - и), к сумматору 5 помодулю два, входу двухвходовогоэлемента И б, а также к элементуИ-НЕ 7, Выходы дешифратора 3, мультиплексора 4, счетчика 2 и сумматора5 являются выходами устройства, ккоторым подключается контролируемаяБИС ОЗУ 8, Устройство также содер- ЗО жит анализатор 9 сигналов, в качестве которого используется сигнатурныйанализатор.Конструктивно устройство можетбыть выполнено так, что БИС ОЗУ 8 35 соединяется с элементами устройстваи анализатором 9 с помощью интерфейсной коммутационной матрицы 10 различной для различных цоколевок корпусов (показанной пунктиром).Устройство работает следующимобразом.Генератор 1 запускает счетчик 2,который, работая в режиме непрерыв"ного пересчета, с помощью выходовразрядов "0" и "1" и дешифратора 3вырабатывает следующие друг за дру"гом сигналы дешифрируемых статусов"0" и "1", "2", "3" длительностьюкаждый по такту ( периоду)синхросигнала и имеющихактивным нулевое значениеОдин из этих сигналов - статус "2" используется в качестве сигнала разрешения выборки контролируемой БИС ОЗУ 8, Такое Формированиесигнала разрешения выборки гарантирует, что его переключения имеютместо внутри сигналов "Чтение/эайись"Вход данных", и, что самое главное,после переключения адресов. ВыходЫразрядов ф 3" 3 + ( и - 1) счет- бО чика 2 - низкочастотная адреснаягруппа и п + 5) 2 п + 41 - высокочастотная адресная группа счетчика 2 подключаются соответственнок двум группам по и входов мультиб 5 плексора 4 1032481,Мультиплексорпри нулевом состоянйи управляющего входа (,Х=О) передает на вход БИС ОЗУ 8 высокочастотную адресную группу разрядов (и + 5), (и + 6) ( 2 п + 4) счетчика 2, а при Х=1 - низкочастотную 5 адресную группу разрядов "3", "4",(,и + 2) счетчика 2. Разряд счетчика 2 (3 + и), являющийся сигналом стимуляции входа "Запись Мтение" БИС ОЗУ 8, осуществляет поми мо своей основной задачи ( формирование режима записи или чтейия для БИС ОЗУ 8) еще и вспомогательную - управление коммутацией на адресные входы БИС ОЗУ 8 двух групп адресных 5 сигналов, получаемых от счетчика 2.;Первая, высокочастотная адресная группа (в том смысле, что ее разряды переключаются более часто, нежели разряд стимуляции входа "Запись /чтение") коммутируется на входы БИС ОЗУ 8 уровнем "Чтение", Это означает, ,ито пока имеет место уровень "Чтение" будут неребраны все адреса БИС ОЗУ 8 и по всем адресам будет считана информация в порядке возрастания адресов, начинай с нулевого. Вторая, низкочастотная адресная группа (в том смысле, что ее разряды переключаются менее часто, нежели разряд стимуляции входа "ЗаписЫМтениеф) коммутируется на входы уровнем "Запись". Указанным способом и реа" лиэуется необходимая для данного теста ситуация:запись информации, имею" щейся в данный момент на входе дан ных по одному текущему адресу и чтение фоновой ( а также и текущей) информации по всем адресам БИС ОЗУ 8. Необходимо здесь пояснить, что поскольку длительность сигнала "Чтение" 40 равна длительности сигнала "Запись", будет ровно столько сигналов разрешения выборки, сколько адресов имеет БИС ОЗУ 8, Однако для реализации теста типа "Галоп". необходимо обеспечить 5 считывание фоновой информации не подряд, начиная с нулевого адреса, а галопирующим образом, т.е. считывание текущей ячейки, затем следующей за ней, вновь текущей, следующей череэ одну за ней и т.д. Для этого сигнал "Запись чтение" с выхода счетчика 2 подается на вход мультиплексора4 и непосредственно, а через элементИ б, который при участии элементаИ НЕ 7 и обеспечивает на фоне сигнала "Чтение", на входе мультиплексора4 соответствующие переключения. Сигналы с разрядов (и + 4) и (2 п + б)подаются на выходы сумматора 5, выход которого стимулирует вход данныхБИС ОЗУ 8, Это позволяет в первойполовине теста менять данные снуля на единицу, тогда как во второй - с единицы на нуль. Сигнал с выхода контролируемойБИС ОЗУ 8 подается на третий информационный вход используемого в качестве анализатора 9 сигналов сигнатурного анализатора, первый вход(вход "Старт / стоп") которого управляется от старшего разряда счетчика2, а второй вход (синхровход) получает сигналы синхронизации от генератора 1 тактовых импульсов. Использование сигнатурного анализатораобеспечивает возможность контроля .выходных реакций БИС ОЗУ 8 не только во время считывания, но что особенно существенно, при всех возможных состояниях таблицы истинностиБИС ОЗУ 8, а именно, при запретечтения, при запрете записи, прй разрешении записи. Это обусловлено тем,что прием всех реакций в сигнатурныйанализатор производится по каждомубез исключения синхросигналу генератора 1.,Поэтому эа время каждогоадреса будет принята с определеннойизбыточностью выходная реакция призапрете записи, при разрешении записи, при запрете чтения и при разрешении чтения. Имеющая место избыточность особого значения не имеет всвязи с применением сигнатурногоанализа, обеспечивающего сжатие двоичной информации произвольной длиныс весьма высокой достоверностью.Применение предлагаемого устройства позволяет повысить достоверностьконтроля,1032481 оставитель Б, РудаковТехред А,Бабинец Коррект Редактор Ю.Середа Ференц 5407 /54 еилиал ИПП "Патент", г, Ужгород, ул. Проектная, 4 Тираж 594 ВНИИПИ Государственного по делам изобретений 3035 Москва, Ж, РауПодпионоекомитета СССи открытийскан наб., д