Устройство для адресации блоков памяти

СОНЕТСНИХЭ,Ицапчепе 9) 01 0 срого ИТЕТ СССРЙ И ОТКРЫТИЙ С 5 ЩАРСТВЕННЫ ПО ДЕЛАМ ИЗОБРЕИЗО ОП БРЕТЕ СВИДЕТЕЛ У АВТОРС(21) 3253841/18-24, условного адреса, входы сброса регистров (22) 31,12,80. условных адресов объедийены и соединены (46) 23,06,83. Бюл. М 23 с входом сброса устройства, выход 1 -го (72 В, В, Меркуль, А. Н. Виталисов, регистра условного адреса соединен, с Г. А. Вольский и В. А. фомичев первым входом 1 -й схемы сравнения, (53 681,32(088,8) вторые входы. схем сравнения соединены (56 1.Пржиялковскнй И.В.и ЛомовЮ,С.Те- с выходом регистра адреса, вход котороническиеипрограммныесрепстваединойси- го соединен с шиной адреса устройства, стемы ЭВМ,М.,"Статистика",1980,с.65-67 выходы схем сравнения являются управ 2. Авторское свидетельство СССР . ляющими выходами устройства,счет -Ъ 764518, кл, 5 06 В 13/00, 1980 ный вход счетчика синхроимпульсов сое(прототип) динен с синхровходом устройства, а вход (54(57) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ установки - с входом сброса устройства, БЛОКОВ ПАМЯТИ, содержащее й переклювыход счетчика синхроимпульсов соединен чателей отключения блоков памяти ( и - с входом дешяратора кода и управляющим число блоков памяти), 11 элементов. И, входом мультиплексора задания адреса, шину адресов, причем выход-го пе- выходы деши 5 ратора кодов с первого по Е реключателя отключения блоков памяти сое и -й соединены с вторыми входами со динен с первым входом-го элемента ответствующих элементов И, третьи вхо- И е ем что с ды которых соединены с выходом регистра С целью повышения надежности и расшире- задания адресов, вход сброса которогония технических характеристик,оно содер-соединен с входом сброса устройства, а ф жит п регистров условных адресов,информационный вход соединен с выходом ы схем сравнения, дешифратор кодов, мульти мультиплексора задания адреса, информаци плексор задания адреса, регистр задания онные входы мультиплексора задания ададреса и счетчик синхроимпульсов, при реса соединены с выходами соответству- этом выход 1 -го элемента И соединен кхцего переключателя отключения блоков с информационным входом-го регистра памяти.Ю4 ЬИзобретение относитсч к вычислительной технике, в частности к вустройстввмуправления основной памятью,Известно устройство управления оперативной памятью, состоящей из большогочисла логических блоков, Реконфигурацияблоков памяти при выходе из строя одного иэ них осуществляется вручную с помощью грустны многопозиционных переключателей 11,0Недостатком устройства является наличие многопоэиционных переключателейкоторые снижают показания надежностиустройства,Наиболее близким по технической сущности к изобретению является устройствоуправления памятью, содержащее и первключателей ( й -число блоков оперативной памяти), Ь блоков сравнения, але- ,ментов И и триггеров пуска, коммутатор,элемент ИЛИ-НБ, триггер недействительности адреса и и блоков оперативной памяти, при атом первый выход 1 -гопереключателя соединен с первым входом-го блока, сравнения, выход которогоподключен к первому входу-го элемента И, выход которого соединен с входом-го триггера пуска и-м выходомэлемента ИЛИНЕ, выход которого подключен к входу триггера недействитещь- ЗОности адреса, выход которого являетсяуправляющим выходом устройства, второйвыход-го переключателя подключенк второму входу 1 -го элемента И, вторые входы блоков сравнения подключенык выходу коммутатора, первый и второйвходы которого являются соответственнопервым и вторым входом устройства, выход 1 -го триггера пуска соединен со входом пуска 1 -го блока памяти 123.Недостатком известного устройства является наличие многопоэиционных переключателей,обладающих невысокой надежностью. Кроме того, необходимо всегда иметьс собой инструкцию но пользованию переключателями, чтобы не набрать ложнуюконфигурацию оперативной памяти, несоответствующую действительной памяти,Цель изобретения -повышение нецежности а также расширение технологических характеристик устройства за счет полуавтоматического задания адресов блоков памяти.Поставленная цель достигается тем,что в устройство для адресации блоковпамяти, содержащее О переключателей55отключения блоков блоков памяти ( Пчисло блоков памяти), И элементов И,шину адреса причем, выход, 1 -го переключателя отключения блоков памяти соединен с первым входом 1 -го элемента И, введено П регистров условныхадресов, й схем сравнения, дешифратор.кодов, мельтиплексор задания адресов,регистр задания адресов и счетчик синхроимпульсов, при этом выход у -го элемента И соединен с информационным входом-го регистра условного адреса, входысброса регйстра адресов обьединены и соединеныс входом сброса устройства, выход-горегистра условного адреса соединен с пер,вым входом-ой схемы сравнения, вторые входы схем сравнения соединены свыходом регистра адресе, вход которогосоединен с шиной адреса устройстве, выходы схем сравнения являются управляющими выходами устройства, счетный входсчетчика синхроимпульсов соединен ссинхровходом устройства, а вход установки - с входом сбросе устройства, выходсчетчика синхроимпульсов соединен с входом дешифратора кода и управляющим входом мультиплексора задания адреса, выходы дешифратора кодов с первого по р -йсоединены с вторыми входами соответствующих элементов И, третьи входы соедине,ны с выходом регистра задания адреса, вкоасброса которого соепинен с входом сбросаустройства, а информационный вход соединен с выходом мультиплексора заданияадреса, информационные входы мультиплексора задания адреса соединены с выходами соответствующего переключателя отключения блоков памяти.На чертеже приведена функциональнаясхема предлагаемого устройства.Устройство для адресации блоков памяти содержит переключатели 1 отключения блоков памяти, счетчик 2 синхроимпульсов, дешифратора 3 кодов мульти.плексор 4 задания адреса, регистр 5 задания адреса, регистр 6 условных адресов, элемент И 7, регистр 8 адреса исхему 9 сравнения.Принцип работы устройства основан наприсвоении неотключенным блокам памя-ти последовательно-непрерывных адресовв общей системе адресации памяти.Устройство может работать в режимеприсвоения условных непрерывных адресов неотключенным блокам памяти и режиме выбора блока при обращении к памяти,Режим присвоения условных непрерывных адресов неотключенным блокам памяти осуществляется, следующим образом,Производится отключение модулей памяти путем установки соответствующихпереключателей 1 в нулевое положение.ВНИИПИ ЗаТираж 706 4 Э 97 пксное Фнлнан ППП "Патент", г,Ужгород, ул, Проекгна 102492 6 4 Сигналом "сброс производится, установка Таким образом, на регистре 6 условв нулевое состояние счетчика 2 синхроим- ных адресов, соответствующий включенным пульсов регистра 5 задания адреса и6блокам памяти устанавливаются непрер регистров условных адресов. На счет- ные коды адресов, соответствующие посный вход счетчика 2 синхроимпульсовледовательно изменяющимся кодам на ре . поступает синхросерия сигналов, и входы гистре Б.дешифратора 3 и мультиплексора 4 возбуждаются последовательно кодам с выхо Режим выбора блока при обращении дов счетчика 2 синхроимпульсов. Таким . к памяти осуществляется путем сравнения образом, на выходе, мультиплексора 410на схемах 9 кодов условньпе адресов, появляются единичные сигналы в моменты установленных на регистрах 6, с кодом времени, соответствующие кодам поряд- адреса на регистре 8. В случае совпадековых номеров переключателей 1, вхлю-, ния данных кодов на схеме О в адресную ченных в единичное состояние (неотклю- систему 1 -го блока памяти поступает ченных), так как информационные входы 5 сигнал, разрешакюций возбуждение блока мультиплексора 4 соединены с выходами памяти с 1 -го управляющего выхода соответствующих переключателей 1. устройства.Следовательно, на регистре 5 последовательно устанавливаются коды порядко- Таким образом, изобретение позволяет вых номеров неотключенных блоков памя эаменить многэпозиционные переключатели ти, При совпадении на элементах И 7 на двухпозиционные, чем повышается единичных сигналов с выхода дешифратора надежность устройства, а также Э и пе ключателя 1ре лючателя 1 код, установленный позволяет присваивать номерареконфигуна регистре 5, устанавливается на соот- рируемым блокам памяти полуавтоматичесветствующем регист е 6.ующ р стре25ки, чем исключаются ошибки операторов.