Устройство защиты стековой памяти

1035609 СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН Ио 006 Р 13/ Ю(21) 22) (46) (72) (71) го Кра нстиног 3 ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР 00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 340531 3/18-2409.03,8215.08.83. Бюл. И 3 ОА.Г,СтаростинаКалининский ордена ТрудЗнамени политехнически(56) Авторское свидетельство СССР М 643873, кл. й 06 Г 9/00.2. Заявка Японии й 49-30578, кл. ; 06 Г 13/00 прототип) .(54)(57) УСТРОЙСТВО ЗАЦИТЫ СТЕКОВОЙ ПАМЯТИ, содержащее регистры верхней и нижней границ, регистр адреса и две схемы сравнения, причем выход регист ра верхней границы соединен со входом первой схемы сравнения, выход регистра нижней границы соединен со входом второй схемы сравнения, выход регистра адреса соединен со вторыми входами первой и второй с 1 Ьм сравнения, входы установки верхней и нижней границ, вход адреса соединены со входами регистров верхней и нижней границ и регистра,адреса соответственно, о тл и ч а ю щ е е с я тем, что, с целью повыаения быстродействия приобращении в защищаемую зону стековойпамяти, в .устройство дополнительновведены блоки ключей верхней и нижнейграниц,два трехвхадовых элемента И,причем выход первой схемы сравнениясоединен с первым входом первогоэлемента И, второй вход которогосоединен с первым управляющим входомустройства, выход второй схемы сравнения соединен с первым вХодом второго элемента Ч,второй вход которогосоединен со вторым управляющим входом устройства, третьи входы элементов И соединены с третьим управляющим входом устройства, выходы первого и второго элементов И соединены с управляющими входами блоковключей нижней и верхней границ со"ответственно, выход регистра нижнейграницы соединен с информационнымвходом блока ключей нижней границы,выход которого соединен со вторымвходом регистра адреса выход регистра верхней границы соединен с информационным входом блока ключей верхней границы выход которого соединенс третьим входом регистра адреса.Изобретение относится к вычислительной технике и может быть использовано для управления защитой памяти в мини- и микро-ЭВМ с микропрограммным управлением, использующихстековую структуру организации обработки данных и мультипрограммныйрежим работы. Известно устройство защиты памяти по способу граничных адресов, содержащее регистрц верхней и нижнейграниц памяти, компараторы, схемцИ и ИЛИ, в которых устанавливается, находится заданный адрес внутри или вне защищаемой эоны памяти 1.Однако объем оборудования этого устройства определяется числом защищаемых зон памяти, а быстродействие невелико.Наиболее близкой по технической сущности к заявляемому устройству является система предохранения записи от разрушения, содержащая регистр границц постоянной области, регистр адреса и регистр границы полупостоянной области, две схемы сравнения, шесть схем И, два инвертора, две схемы ИЛИ и триггер защиты, причем выход регистра границыпостоянной области соединен со входом первой схемы сравнения, второйвход которой соединен с выходом ре" гистра адреса, который также соединен со вторым входом второй схемысравнения, первый вход которой соединен с выходом регистра границы полупостоянной области, выход первой схемы сравнения соединен со входом первого инвертора и первыми входами первой и третьей схем И, выход второй схемы сравнения соединен со вторым инвертором и вторыми входами первой и второй схемИ, выход первого инвертора соединенс первыми входами второй и четвертой схем И, выход второго инвертора соединен со вторыми входами с третьей и четвертой схем И, выходы первой,третьей и пятой схем И соединенысо входами первой трехвходовой схемыИЛИ, а вцходц четвертой и шестойсхем И соединены со входами второйсхемц ИЛИ, на третий вход которойподключен стробирующий сигнал, выходвторой схемы И соединен с первымивходами пятой и шестой схем И,вторыевходы которых соединены с выходами триггера защиты, входы установ 0 20 25 30 35 40 45 50 ки границ постоянной и полупостоянной областей и адреса устройства соединены со входами регистров границпостоянной областей и адреса соответственно23.Недостатками данной системы являются ограниченное быстродействиепри обращении к памяти и большойобъем используемого оборудования.Цель изобретения - повышениебыстродействия при обращении в защищаемую зону стековой памяти,Поставленная цель достигается тем,что в устройстве защиты стековойпамяти, содержащем регистры верхней и нижней границ, регистр адреса и две схемы сравнения, причемвыход регистра верхней границысоединен со входом первой схемысравнения, выход регистра нижнейграницы соединен со входом второйсхемы сравнения, выход регистра адреса соединен со вторыми входамипервой и второй схем сравнения,входы установки верхней и нижней границ и адреса соединенц со входамирегистров верхней и нижней границадреса соответственно, дополнительно введены блоки ключей верхней инижней границ и два трехвходовыхэлемента И, причем выход первойсхемы сравнения соединен с первымвходом первого элеме 1 йта И, второйвход которого соединен с первым управляющим входом устройства, выходвторой схемы сравнения соединен спервым входом второго элемента И,второй вход которого соединен совторым управляющим входом устройства, третьи входы элементов И соединены с третьим управляющим входомустройства, выходы первого и второгоэлементов И соединены с управляющимивходами блоков ключей регистров нижней и верхней границ соответственно,выход регистра нижней границы соединен с информационным входом блокаключей нижней границы, выход которого соединен со вторым входом регистраадреса, выход регистра верхней границы соединен с информационным входомблока ключей верхней границы, выходкоторого соединен с третьим входомрегистра адреса. На чертеже приведена структурнаясхема устройства,Устройство содержит регистр 1верхней границы, блок 2 ключей верхней границырегистр 3 адреса, блокключей нижней границы, регистр 5нижней границы, схемы сравнения 6 и7, элементы И 8 и 9.Управляющими входами устройства 5являются вход 10 сигнала разрешениязащиты и входы 11 и 12 сигналовуменьшения и увеличения регистра ад.реса на единицу ("-1" РА и "+1"РА)соответственно. Информационными входами устройства являются входы 13 и14 установки верхней и нижней границсоответственно и вход 15 установкиадреса.Устройство работает следующим образом.Перед началом работы в регистр 1через вход 13 заносится адрес ячейкипамяти, ограничивающей защищаемуюзону "сверху" (вне зоны), а в регистр 205 через вход 14 - адрес ячейки: памяти,ограничивающей защищаемую зону "снизу"вне зоны). При каждом обращениик стековой памяти в ЭВМ формируетсяновый адрес путем изменения старого 25адреса на единицу при помощи сигналов"+1" РА или "-1 " РА. Новый адрес заносится в регистр 3 адреса и поступает на входы схем сравнения 6 и 7где сравнивается с адресами, хранящимися в регистрах 1 и 5. На выходесоответствующей схемы сравнения появляется "1" при совпадении сравниваемых адресов.При несравнении кодов "0" с выходов схем сравнения 6 и 7 поступаютна соответствующие входы трехвходныхэлементов И 8 и 9 и запрещают ихсрабатывание, При этом обращениеЮпамлти ЭВМ осуществляется обычным 40порядком,Если при очередном обращении кпамяти в регистр 3 адреса поступаетадресравный адресу верхней границы. При этом освобождение ячеек стека 45идет сверху вниз и новый адрес сформируется с помощью сигнала "-1" РА.После поступления адреса в регистр3 адреса срабатывает схема 6 сравнения, на выходе которой сформируется"1", которая поступает на трехвходовый элемент И 8, При поступлении сигнала "-1" РА на третий вход элемента И 8 и при наличии сигнала разрешения защиты на входе 10 через 20-40 нс, время, определяемое задержкой сигнала в логических элементах, управляющий сигнал с выхода элемента И 8 через блок 4 ключейнижнего регистра переписывает содержимое регистра 5 нижней границы в регистр 3 вместо нового сформированного на этом такте адреса. Содержимое регистра 3 станет равным содержимому регистра 5 и сработает схема 7 сравнения, но в отсутствии сигнала "+1" РА никаких изменений не происходит и ЭВМ выполняет обращение к ячейке нижней границы обычнымобразом, При дальнейшем освобождениистека обращение . производится последовательно к ячейкам с уменьшающимся адресом. В случае заполнения, стека производится увеличение адреса, Пусть в регистре 3 адреса содержится адрес на "1" меньше адреса нижней гра" ницы, тогда адрес первой ячейки сформируется добавлением "+1" РА к содержимому регистра 3, причем происходит сравнение адресов, но за счет задержек в элементах схемы 7 сравнения и регистра 3 "1" с выхода схемы 7 сравнения поступает на элемент И 9 позже сигнала "+1" РА и защита не срабатывает. При следующем увеличении адреса срабатывает элемент И 9 и вы-1 дает управлягщий сигнал переписи содержимого регистра 1 верхней границы через блок 2 ключей верхнего регистра в регистр 3 адреса и обращение к памяти выполняется, минуя защищенные ячейки.Схемное решение устройства основано на использовании известных элементов и технических трудностей для реализации не представляет.Устройство позволяет сократить время обращения к,защищаемому участку памяти и уменьшить объем оборудо. вания, в основном, эа счет простой реализации схем сравнения 1 практически многовходовые элементы И) .1035609 ж 706ного комитета СС дпис тенин и открытии Раушская наб., 4/ Филиал ППП "Патент", г, У:нгород, ул, Проектная,Составитель В актор А.Долинич Техред К,Мыць"-акэз 5034/50 Тир ВНИПИ Государстве по делам иэо 113035, Москва, Ж