Устройство для контроля блоков памяти

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11960958 Союз СоветскихСоциалистическихРеспублик(22) Заявлено 190380 (21) 2898288/18-24 РМ К з С 11 С 29/00 с присоединением заявки Нов Государственный комитет СССР но делам изобретений и открытийДата опубликования описания 2309,82(72) Авторы изобретения Л.Б. Аржеухов, Н.Н. Киселев, Н. евич оронежский ордена Ле м, Ленинского комсом осударственного проеЦентрального стати на госу аи Воро но-техн ическог етзного 71) Заявители инститСССР огическо управлен 54) УСТРОЙСТВ РОЛЯ БЛОКОВ ПАМЯТ запузелрам Изобретение относится к запоминающим устройствам и может быть использовано во внешних запоминающих устройствах (ЗУ) вычислительных машин и управляющих систем.Известно устройство для контролясминающих устройств, содержащееопределения прогнозируемого паетра отказа, соединенный с блоком управления первым элементом задержки, распределителем сигналов и дополнительным блоком индикации, блок местного управления, связанный с блоком управления, вторым и третьим элементами задержки и узлом определения текущих значений прогнозируемого параметра отказа, соединенным с третьим элементом задержки, узлом определения кратности сбоев и распределителем сигналов, подключенным к второму элементу задержки 1.Недостатком известного устройства является низкая точность контроля.Наиболее близким к изобретению по технической сущности является устройство для контроля ЗУ, содержащее входной регистр, подсоединенный к блоку клюЧевых схем, к узлу коррекции и к узлу кодирования-декодирования, связанному с узлом растяжениясжатия кодированных слов, блок индикации, блок управления, узел определения кратности сбоев, подключенный к узлукоррекции и блоку управления, и узел регистрации распределений крат .ности сбоев, подсоединенный к узлу определения кратности, сбоев, блоку управления, блоку индикации и блоку ключевых схем 2.Однако известное устройство не обеспечивает прогнозирования отказов каждого отдельного сбойного участка носителя. Это не обеспечивает достаточной точности и оперативности 15 контроля. Целью изобретения является повышение точности контроля.Поставленная цель достигаетсятем, что в устройство для контроляблока памяти, содержащее информационный регистр, первые вход и выход которого подключены соответственно кпервому выходу и к первому входу коммутатора, вторые вход и выход - соот ветственно к первому выходу и первому входу блока кодирования-декодиро"вания, .а третий вход информационного регистра подключен к первому выходу блока коррекции и к входу блока 30 определения кратности сбоя, блокэкстраполяции, первый вход которогб подключен ко второму выходу коммутатора, второй вход - к первому выходу вычислителя, а первый выход - к входу, блока индикации, преобразователь информации, вход и выход которого 5 подключены соответственно к второму выходу и к второму входу блока кодирования-декодирования,.третий выход блока кодирования-декодирования под-, ключен к входу блока коррекции, блок 10 управления, дополнительно введены накопитель, первые вход и выход которого подкючены соответственно к третьему выходу и к второму входу коммутатора, второй выход - к третьему входу блока экстраполяции, а третий выход накопителя подключен к первому входу вычислителя, блок регистров, первый выход которого подключен к четвертому входу блока экстраполяции и к второму входу накопителя, второй вход - к второму входу вычислителя, а третий выход блока регистров подключен к третьему входу накопителя, дополнительный коммутатор, первый вход которого подключен к выходу блока определения кратности сбоев, второй вход - к второму выходу блока коррекции, третий вход - к второму выходу блока экстраполяции, а четвертый вход дополнительного коммутатора подключен к второму выходу вычислителя, первые выход,цополнительного коммутатора подключен ко входам блока регистров, блок определения адреса сбоя, выход которого подключен 35 к пятому входу дополнительного коммутатора, и блок синхронизации, выход которого подключен к шестому входу дополнительного коммутатора.4 ОНа фиг. 1 представлена блок-схемапредлагаемого устройства; на Фиг. 2схема блок экстраполяции, вычислителя и накопителя.Устрйатво содержит блок 1 индикации, блок 2 экстраполяции, вычислитель 3, блок 4 регистров, накопитель 5, дополнительный коммутатор6, блок 7 синхронизации, блок 8 определения кратности сбоев, коммутатор9, блок 10 определения адреса сбоя,50блок 11 коррекции, информационныйрегистр 12, блок 13 управления,блок 14 кодирования-декодирования,преобразователь 15 информации, информационный выход 16 блока 2 экстраполяции, управляющий вход 17 блока 2экстраполяции, информационный вход18 блока 2 экстраполяции, узел 19сравнения, регистр 20, информационные входы 21 и 22 блока 2 энстраполд ции, управляющие входы 23 блока 2экстраполяции, информационные входы24 блока 2 экстраполяции, экстраполятор 25, сумматор 26, информационные выходы 27 и 28 вычислителя 3, 65 вычислитель 29 средней кратностисбоев, вычислитель 30 дисперсии кратности сбоев, информационные выходы31 вычислителя Зпараллельныйсумматор 32, первый узел 33 ключевыхсхем, схема 34 задержки, информационный выход 35 накопителя 5, управляющий вход 36 накопителя 5, триггер 37, блок 38 элементов И, регистр39, усилители 40 считывания, управляющие входы 41 и 42 накопителя 5,ключ 43, регистр 44 сдвига зон, информационные входы 45 накопителя 5,управляющий вход 45 накопителя 5,ключ 47 регистр 48 сдвига слов,запоминающая матрица 49, информационные входы 50-54 накопителя 5,управляющий. вход 55 накопителя 5,второй узел 56 ключевых схем, усилители 57 записи, управляющий вход 58накопителя 5, информационный вход59 накопителя 5.Устройство работает следующимобразом.С блока 13 управления операторна узле 19 сравнения блока 2 экстраполяции задает требуемое времянормальной работы с носителем для решения задач.В режиме воспроизведения послеустановки носителя и начала работыс ним с блока 10 определения адреса сбоя на блок 13 управления поступает код адреса первой зоны носителя,в которой записан файд, "предысториисбоев" носителя.По сигналу с блока 13 управленияблокируется выход информации в ЦВМв коммутаторе 9 и.информация с носителя через преобразователь 15 информации, блок 14 кодирования-декодирования,информациснный регистр 12и коммутатор 9 поступает в накопитель 5. В накопителе 5 информация опараметрах каждого сбоя хранится вследующем виде: код адреса сбоя в виде номера зоны и номера синхроимпульса в зоне, количество сбоев,ожидание и дисперсия кратности сбоев, код момента времени последнеговозниконовения сбоя по данному адресу и спрогнозированное время, в те-чение которого не произойдет отказасбойного участка носителя,Одновременно со считыванием информации в накопитель 5 из дополнительного коммутатора 6 на узел 19 сравнения блока 2 экстраполяции поступает код спрогнозированного времени, в течение которого не произойдет отказа сбойного участка носителя.В узле 19 сравнения этот код сравнивается с заданным с блока 13 управления кодом требуемого времени нормальной работы и при превыении его подается сигнал на блок 14 индикации и на блок 13 управления.20 ления. 25 30 35 45 50 65 При поступлении с блока 10 определения адреса сбоя на блок 13 управления кода адреса другой эоны блокируется в коммутаторе 9 поступление информации в накопитель 5 и блок2 экстраполяции и растянутые кодовые слова поступают в преобразователь 15 информации, где они сжимаются к исходному (до записи) видуи оттуда поступают в блок кодирования-декодирования. Каждое декодированное слово поступает затем на информационный регистр 12, где онокорректируется, если в нем былаодиночная ошибка, с помощью блока11 коррекции, Первый же сигнал ошибки блока 11 коррекции при воспроизведении является сигналом началацикла измерения кратности сбоя блоком 8 определения кратности сбоев.Одновременно по сигналу с блока 11коррекции через дополнительные коммутатор 6 на блок 4 регистров поступают коды времени момента обнаружения сбоя с блока 7 синхронизации,адреса сбоя - с блока 10 определения адреса сбоя, кратности сбоя - сблока 8 определения кратности сбоев. С блока 4 регистров на вход 45накопителя 5 подается код адресасбоя. На регистр 39 подается кодадреса сбоя, хранящегося в накопителе 5. При совпадении этих кодовс блока 38 элементов И подаетсясигнал на триггер 37, ключ 43 запирается, и адрес зоны в запоминающейматрице 49 фиксируется в регистре. 44сдвига зон для дальнейшего обновления информации в накопителе 5, Одновременно отпирается ключ 47 и через"схему 34 задержки через первый узел33 ключевых схем на параллельныйсумматор 32 подается количество сббевпо данному адресу, на вычислитель 29средней кратности сбоев - математическое ожидание кратности сбоев, навычислитель 30 дисперсии кратностисбоев - дисперсия .кратности сбоев.В параллельном сумматоре 32 под количество сбоев по данному адресуувеличивается на единицу и поступаетна вычислители 29 и 30,При отсутствии в накопителе 5 информации о сбое с регистра 44 сдвигаэон на второй узел 56 ключевых схемподается сигнал и в запоминающуюматрицу 49 в свободную зону с блока4 регистров передаются коды временимомента обнаружения сбоя, полученныес блока 7 синхронизации кратностисбоя, полученный с блока 8 определения кратности сбоев, адреса сбоя наносителе, полученный с блока 10 определения адреса сбоя. Вычисленные значения мат ожидания и дисперсии кратности сбоя поступают на входы сумматора 26 и значения суммы поступает в экстраполятор 25 блока 2 экстраполяции.Сюда же поступают коды момента времени последнего обнаружения сбоя по данному адресу и мат. ожидания кратности сбоя накопителя 5, код времени момента обнаружения сбоя, полученный с блока 7 синхронизации через дополнительный коммутатор 6 и блок 4 регистров. По сигналу с блока 13 управления на вход 23 блока 2 экстраполяции проводится цикл прогнозирования момента времени достижения кратностью сбоя границы К. Полученный код времени пос тупает через регистр 20 на узел 19сравнения, где он сравнивается с указанным на блоке 13 управления и .при его превышении подается сигнал на блок 1 индикации и блок 13 управПо сигналу с блока 13 управления на второй узел 56 ключевых схем накопителя, 5 и на дополнительный коммутатор 6 в накопитель 5 по тому же адресу записывается вновь полученная информация, характеризующая сбой: с экстраполятора 25 блока 2 экстраполяции - код спрогнозирован- ного времени работы со сбойным участком носителя, в течение которого возможно исправление сбоя устрой- . ством с вычислителя 29 средней кратности сбоев и вычислителя 30 дисперсии кратности сбоевы вычислителя 3 - соответственно коды мат.ожидания и дисперсии кратности сбоев, с блока 4 регистров - код момента времени обнаружения сбоя по данному адРесу,с параллельного сумматора 32 вычислителя 3 - код количества сбоев по 40 данному адресу. По новому сигналу от блока 11 коррекции цикл прогнозирования повторяется сначала. Послеокончания работы с носителем по сигналу с блока 13 управления в первуюзону носителя через коммутатор 9информационного регистра 12, блок 14кодирования-декодирования и преобраэователь 15 информации переписывают содержимое запоминающей матрицы накопителя 5.Таким образом, в устройстве значительно расширены функциональные возможности. Появляется возможность не,посредственного контролирования опе .Ратором моментов отказов каждого отдельного сбойного участка носителя, тем самым повышается точность и оперативность контроля Зу за счет фиксации и накопления информации о пара- метрах каждого отдельного сбойногоучастка. Кроме того, достигается Увеличение срока службы носителей за счет оперативной.замены предотказовых участков носителей нормальными резер 960958вными, сокращается время простоевЗУ благодаря предотвращению отказовносителей, упрощается и облегчаетсятехническое обслуживание ЗУ.Формула изобретенияУстройство для контроля блоков памяти, содержащее информационный регистр, первые вход и выход которого подключены соответственно к первому выходу и к первому входу коммутаторй, вторые вход и выход - соот ветственно. к первому выходу и первому входу блока кодирования - декодирования, а третий вход информационного регистра подключен к первому выходу блока коррекции и к входу блока определения кратности сбоя, блок экстраполяции, первый выход которого подключен к второму входу коммутатора, второй вход - к первому выходу вычислителя, а первый выход - к входу блока индикации, преобразователь информации, вход и выход которого подключены соответственно к второму выходу и к второму входу блока кодирования-декодирования, третий выход блока кодирования-декодирования подключен к Входу блока коррекции, блок управления, о т - л и ч а ю щ е е с я тем, что, с целью повышения точности контроля, оно содержит накопитель, первые вход и выход которого подключены соответственно к третьему выходу и квторому входу коммутатора, второйвыход - к третьему входу блока экстраполяции, а третий выход накопителя подключен к первому входу вычис 5 лителя, блок регистров, первый выходкоторого подключен к четвертомувходу блока экстраполяции и к второмувходу накопителя, второй вход - квторому входу вычислителя, а третий10 выход блока регистров подключен ктретьему входу накопителя, дополнительный коммутатор, первый вход которого подключен к выходу блока определения кратности сбоев, второй15 вход - к второму выходу блока коррекции, третий вход - к второму выходублока экстраполяции, а четвертыйвход дополнительного коммутатораподключен к второму выходу вычислителя, первый выход дополнительногокоммутатора подключен к входам блока регистров, блок определения адре,са сбоя, выход которого подключен кпятому входу дополнительного коммутатора, и блок синхронизации, выходкоторого подключен к шестому входудополнительного коммутатора..принятые во внимание при экспертизе1. Авторское свидетельство СССРпо заявке Р, 2675108/18-24,кл. С 11 С 29/00, 1980.2, Авторское свидетельство СССРФ 431558, кл. С 11 С,29/00, 1973960958 Составитель В. ГордоноваТехред А.Бабинец Корректор Г етник Редактор аказ 72 Патент", г. Ужгород, ул. Проектная, 4 ли/66 Тираж 622ВНИИПИ Государственного комипо делам изобретений и о 3035, Москва, Ж, Раушская Подписта СССРрытийнаб., д. 4/