Устройство для записи информации в блок программируемой постоянной памяти

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистических Республик(61) Дополнительное к авт. свид-ву(22) Заявлено 151280 (21) 3258504/18-24с присоединением заявки йо(23) ПриоритетОпубликовано 300882, Бюллетень Мо 32 И)М Кл з 6 11 С 7/00 Государственный комитет СССР ио делам изобретений и открытийДата опубликования описания 300882 А.Г.Соболев, Б.И.Суворов и С.И.ПоляшовТомский институт автоматизированных систем управления и радиоэлектроники(54) УСТРОЙСТВО ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В БЛОК ПРОГРАММИРУЕМОЙ ПОСТОЯННОЙ ПАМЯТИИзобретение относится к запоминающим устройствам.Известно устройство для записи информации в блоки программируемой постоянной памяти, содержащее блок ввода информации, синхронизатор, коммутатор, регистр и компаратор для индикации окончания записи или брана 1 .В этом устройстве не принято ника:ких мер для сокращения времени записи, и, следовательно, в нем непроизводительно затрачивается время на .анализ тех разрядов входной информации, в которых содержатся нули.Из известных устройств наиболее близким техническим решением к предлагаемому является устройство для записи информации в полупроводниковые блоки памяти, содержащее регистр адреса, информационный регистр,блок управления, формирователь токов программирования, блок индикации и компаратор 2 .Недостатком этого устройства является то, что на каждый разряд необходимо затратить цикл работы устройства независимо-от того, что записано в данном разряде информационного регистра, т,е. в том случае, когда в каком-либо разряде исходной информа-ции записан нуль, то время затрачивается непроизводительно.5 Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем,что в устройство для записи информа ции в блок программируемой постояннойпамяти,.содержащее последовательносоединенные блок ввода информации,синхронизатор, коммутатор и регистр,. управляющий вход которого подключен кодному из выходов синхронизатора, причем одни из выходов блока ввода информации являются адресными выходамиустройства, информационными входами ивыходами которого являются одни из 2 О входов и выходов коммутатора, введеныэлементы И и последовательно соединенные сумматор по модулю два, элементыНЕ и сумматор, выходы которого подключены к входу блока ввода информациии одним из входов элементов И, другиевходы которых соединены с выходамисумматора по модулю два, а выходыс другими входами ковыутатора, входысумматора по модулю два подключены к, -выходам регистра и другим выходамблока ввода информации.Формула изобретения На Фиг. 1 приведена Функциональная схема предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие работу устройства.Устройство (фиг,1) содержит блок 1 ввода информации, сумматор 2 по 5 модулю два, элементы НЕ 3, сумматор 4, элементы И 5, синхронизатор б, регистр 7 и коммутатор 8.На Фиг.2 приняты следующие обозначения". ОЬ - адрес ячейки памяти;а - данные, подлежащие записи вячейку памяти с адресом Ь;р - управляющий сигнал на выходе блока 1; 5ц - управляющий сигнал навходе коммутатора;управляющий сигнал на входерегистра;8 - данные на выходе регистра;сигнал на выходе сумматора20То - время подготовки;ТТ,Т, - рабочие такты;Т - начало записи кода а в блокпамяти, 25Т, - конец записи кода О;временной интервал непосредственно записи в блокпамятиУстройство работает следующим об разомо Процесс записи информации в блок памяти можно разбить,на два этапа: первый этап - этап ожидания или этап подготовки информации, когда происхо дит смена адреса и данных, подлежащих записи, и второй этап - этап непосред" ственно работы устройства, который ,состоит из а рабочих тактов, а каждый такт, в свою очередь, подразделя ется на два временных интервала: первый - считывание из блока памяти и второй - запись в блок памяти.На этапе подготовки устанавливается необходимый адрес Ь на выходе ком" 45 мутатора 8 и данные с на выходе блока 1 (Фиг,2),В момент Т с выхода блока 1 пос " тупает сигнал р на вход синхронизатора б, который с этого момента времени начинает генерировать сигналына вход регистра 7 и ц на вход коммутатора 8.Импульс з записывает содержимое ,блока памяти по данному адресу в Регистр 7, с выхода которого код Ь (и двоичных разрядов) и данные а (й двоичных разрядов) с блока 1 поразрядно суммируются в сумматоре 2 по модулю два. Результат суммирования с:а Ь поступает на одни из входов элемен тов И 5, на другие входы которых подается тот же код С , прошедший через элементы НЕ 3 и сумматор 4, в котором к инврртированному кодуприбавляется единица, т.е. 3 = с +1. Конь юнкция с и д дает код е =сьев, который поступает на вход коммутатора 8, Далее в течение временного интервала: лс помощью управляющего сигнала на входе коммутатора 8 код В записывается в блок памяти. Затем цикл повторяется, т.е. импульс в на входе регистра 7 записывает в регистр 7 содержиглое блока памяти и т.д. Преобразование данных а и Ь в сумматоре 2 по модулю два, элементах НЕ 3, сумматоре 4; элементах И 5 приводит к тому, что в одном такте код Е содержит не более одной единицы, т;ене более одного разряда, в котором нужно записать единицу, что является необходимым условием для электрически программируемых блоков постоянной памяти. через в рабочих тактов, аналогичных описанному выше, когда код Ь совпадает с кодом О, сигнал к на выходе сумматора 4 (в частном случае зто может быть (и+)-ый разряд сумматора 4) говорит об окончании процесса записи кода о в блок памяти, и .блок 1 с помощью сигнала р переводит синхронизатор б в режим ожидания, когда прекращается генерация сигналов ц и . Далее производится смена адреса Ь и данных, и процесс записи новых данных О происходит, как описано выше.Технико-зкономическое преимущество предлагаемого устройствазаключается в том, что его быстродействие в 2-3 раза выше по сравнению с прототипом. Устройство для записи информации в блок программируемой постоянной памяти, содержащее последовательно соединенные блок ввода информации, синхронизатор, коммутатор и регистр управляющий вход которого подключен к одному из выходов синхронизатора, причем одни из выходов блока ввода ийформации являются адресными выходами устройства, информационными входами и выходами которого являются одни из входов и выходов коммутатора, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит элементы И и последовательно соединенные сумматор по модулю два, элементы НЕ и сумматор, выходы которого подключены к входу блока ввода информации и одним из входов элементов И, другие входы которых соединены с выходами сумматора по модулю два, а выходы - с другими входами коммутатора, входы сум-.5 955195 Составитель В.РудаковРедактор Н.Гришанова Техред Т.Фанта ктор Е.Ро Заказ 6447/ Подписна СССР 60 Тираж 622ВНИИПИ Государственного комитетпо делам изобретений и открыт113035; Москва, Ж, Раушская Филиал ППП фйатентф, г,ужгород, ул.Проектная, 4 матора по модулю два подключены квыходам регистра и другим выходамблока ввода информации.Источники информации,принятые во внимание при экспертизе 1. Вайда Ф., Чакань,А, Микро-ЭВМ,М., "Энергия", 1980, с.7679,2. Авторское свидетельство СССР