Устройство для контроля блоков коррекции ошибок в памяти

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 951407 Союз СоветсникСоцнапистнчесннкРеспублик(53)М, Кл. О 11 С 29/00 Ьеударетюай кекктет СССР ао алак азааретеннй н ютарыткя(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ КОРРЕКЦИИ ОШИБОК В ПАМЯТИ зо 1Изобретение относится к автомати-ке и вычислительной технике и может быть использовано при разработке запоминающих устройств ЦВМ ифсистем переработки и хранения инФормации,Известны запоминающие устройствас коррекцией ошибок, содержащиеинформационные регистррегистр кон.трольных разрядов, шифраторы записи и считывания, схему сравнения,дешифратор и блок управления, причем выход информационного регистрасоединен со входами шифратора записи и считывания и накопителя, выходкоторого подключен к первым входаминформационного регистра и регистра контрольных разрядов, выход которого подключен к первому входусхемы сравнения, второй вход которой соединен с выходом шифраторасчитывания, первый выход - с входомдешифратора, выход которого соединен со вторыми входами информационного регистра и регистра контрольных разрядов, выход шифратора записи соединен с другим входом накопителя. В этом устройстве осуществляется исправление одиночных ошибо. Е 13Недостатком устройства являетсято, что в нем отсутствует контрольправильности работы цепей коррекции ошибок, между тем, при неправильнойработе цепей коррекции ошибки накопителя не только не будут исправляться, но в информацию будут внесены дополнительные ошибки.Наиболее близким по техническойсущности к изобретению являетсяустройство для контроля памяти, содержащее информационный регистр, регистр контрольных разрядов, шиФраторы записи и считывания, две схе- мы сравнения, дешифратор, генератор кодов ошибки, блок анализа неисправностей и блок управленйя, причем выход информационного регистра сое э 951 Й 07динен со входами шифраторов записии считывания и одним из выходов устройства, вход которого подключен кпервым входам информационного регистра и регистра контрольных разрядов, 5выход которого подключен к первомувходу первой схемы сравнения, второйвход которой соединен с выходом шифратора считывания, первый выходс одним из входов дешифратора, выход 1 Окоторого соединен со вторыми входа,ми информационного регистра и регистра контрольных разрядов, выход шифратора записи соединен с другим выходом устройства, второй выход первой 15схемы сравнения подключен ко входублока управления, первый выход которого соединен с управляющими входами информационного регистра и регистра контрольных разрядов, входы блока анализа неислравностей соединеныс выходами схем сравнения и вторымвыходом блока управления, первыйвход второй схемы сравнения подключен к выходу регистра контрольныхразрядов, второй вход - к другомувходу дешифратора и выходу генератора кодов ошибки, вход которогосоединен с третьим выходом блока управления, выход шифратора записи соединен с третьим входом регистра контрольных разрядов, Это устройство нетолько .исправляет одиночные ошибки,но и фиксирует неисправности цепейкоррекции ошибок 21.Недостаток устройства состоит в35том, что аппаратура, используемаядля контроля, сама может вносить ошиб.ки, что снижает эффективность контроля.4 ОЦель изобретения - повышение эффективности контроля,Поставленная цель достигаетсятем, что в устройство для контроляблоков коррекции ошибок в памяти,содержащее первый шифратор, выход45которого я вля ется пер вым выходом у стройства, второй шифратор, вход которого является первым входом устройства, выход второго шифратора подключен к одному входу первой схе"Мы сравнения, второй вход которойявляется вторым входом устройства,выход первой схемы сравнения подключен ко входу дешифратора, вторуюсхему сравнения, блок управления,дополнительно введены коммутатор,один информационный вход которогоподключен ко входу второго шифратора, другой информационныи вход -к первому выходу дешифратора, ауправляющий вход коммутатора подключен к выходу блока управления,выход коммутатора подключен ко входупервого шифратора, и третью схему сравнения, первый вход которойподключен к выходу первой схемы сравнения, а выход третьей схемы сравнения является вторым выходом устройстваа, второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные разряды, соответствующие определенному корректирующему коду, например коду Хэммингас исправлением одной ошибки. Этиконтрольные сигналы также подаютсяна входы накопителя 11 (на выходустройства). Кроме того, блок управления 10 Формирует сигнал, обеспечивающий запись в накопитель 11упомянутых выше сигналов информационных и контрольных разрядов.В режиме считывания сигналы изнакопителя 11 (с входа устройства)поступают сооТветственно на информационный регистр 1 и регистр контрольных разрядов 2. Информацион -ные сигналы с регистра 1 поступаютна вход шифратора 5, аналогичногошифратору 11. При отсутствии ошибокв считанной информации контрольныесигналы, сформированные шифраторомсчитывания, полностью совпадают схранимыми в регистре контрольныхразрядов 2. Если же произошла ошибка, то совпадение не будет иметь951 место, что фиксируется схемой сравнения 6, на выходе которой формируется синдром, отличный от нуля. Сигналы синдрома подаются на вход дешифратора 9, первый выход которого представляет совокупность шин, соответствующих информационным разрядам. При нулевом синдроме возбуждается выходная шина дешифратора 9, соответствующая номеру информационного разряда, в котором произошла ошибка. Сигналы с первого выхода дешифратора 9 подаются на выход устройства и используются для коррекции ошибки. Однако необходимо убедиться, что дешифратор сработал правильно, так как при неправильной его работе ошибка не только не будет скорректирована, но может быть внесена дополнительная ошибка. С этой целью сигналы с первого выхода дешифратора подаются также на вход коммутатора 3, блок управления 10 в режим считывания разрешает прохождение через коммутатор сигналов дешифратора на вход шифратора 4. Вы.- ходные сигналы шифратора записи подаются на вход второй схемы сравнения 7, на другой вход схемы сравнения 7 поступают сигналы со второго выхода дешифратора 9, который представляет собой совокупность шин, соответствующих контрольным разрядам. Схема сравнения 7 формирует синдром, который третьей схемой сравнения 8 сравнивается с ранее сформированным синдромом (первой схемой сравнения 6 ). Если сигналы на обоих входах схемы сравнения 8 совпадают, то это свидетельствует о правильной работе цепей коррекции ошибок, если входные сигналы не совпадают, то на выходе схемы сравнения 8 Формируется сигнал неисправности цепей коррекции.Предлагаемое устройство контроля цепей коррекции ошибок в памяти контролирует не только работу дещифра б407тора, но и шифратора, что повышаетэффективность контроля.5 формула изобретенияУстройство для контроля блоковкоррекции ошибок в памяти, содержащее первый шифратор, выход которого10 является первым выходом устройства,второй шифратор, вход которого является первым входом устройства, выход второго шифратора подключен кодному входу первой схемы сравнения,15 второй вход. которой является вторымвходом устройства, выход первой схемы сравнения подключен к входу дещиФратора, вторую схему сравнения, блокуправления, о т л и ч а ю щ е е с ятем, что, с целью повышения эффективности контроля, содержит коммутатор,один информационный вход которогоподключен к входу второго шифратора,другой информационный вход - к первому выходу дещифратора, а управляющий вход коммутатора подключен к вы"ходу блока управления, выход коммутатора подключен к входу первогошифратора, и третью схему сравнения,первый вход которой подключен к выходу первой схемы сравнения, а выходтретьей схемы сравнения являетсявторым выходом устройства, второйвход третьей схемц сравнения подключен к выходу второй схемы сравнения,первый и второй вход которой подключен соответственно к выходу первого шифратора и к второму выходу дещифратора.Источники информации,40принятые во внимание при экспертизе1. Актуальные вопросы технической кибернетики. И., "Наука". 1972,с, 235-240.2. Авторское свидетельство СССРф Ю 744737, кл. С 11 С 29/Оа, 1978951407 актор С.Зап 22 1 одяисновенного комитета СССРретений и открытий-35, Раушская наб., д, 4/5 59 Тираж ВНИИЦИ Государс по делам изоб 113035, Москва, Заказ 5 алкал ППП Патент , г. жгород, тл. Проектная Составитель В. Гордоноваочный Техред М. Тепер Корректор Г,Рещетник