Устройство для сопряжения блоков памяти

Сею а СоветскииСоциалистически кРеспублик ОП ИСАНИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 11 964649 Ф(5 )М, Кл. С Об Г 13/02 с присоелиненнем заявкиЪоударстееииый комитет СССР аа делам изабретеиий и открытий(5 Й) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ БЛОКОВ ПАМЯТИ1Изобретение относится к вычисли"тельной технике и может быть исполь.зовано в системах накопления и передачи информации,Известно устройство для сопряжения блоков памяти, которое содержитнакопитель, вины записи и считывания, подключенные к входам формирова-.телей записи, считывания и строба,а также элемент задержки включенный Омежду входом накопителя и выходомформирователя строба записи1 3.Недостатком" этого устройства является низкая надежность.Наиболее близким к изобретениюявляется устройство для сопряжения. блоков памяти, содержащее элемент НЕ,три элемента Й и элемент ИЛИ, соединенный через второй элемент И спервым элементом И, а через третий 2 Оэлемент И с одним из формирователейстроба, формирователем считыванияи элементом НЕ, выход которого под-ключен к одним из входов первого и 2второго элементов И, другие входы которых подключены соответственно квыходам формирователей строба и записи, выходы элемента ИЛИ и первогоэлемента И соединены с соответствующими входами накопителя Г 23,Недостатком известного устройстваявляется низкое быстродеиствие, таккак длительность цикла .записи-считывания равна утроенному времени обращения к накопителю для осуществленияоперации записи или считывания, т.е,быстродействие устройства в три ра"за ниже быстродействия накопителя.Цель изобретения - повышение бы-стродействия устройства,Поставленная цель достигаетсятем, что в устройство для сопряженияблоков памяти, содержащее формирователь сигналов записи, формировательсигналов считывания, накопитель, элементы И, первый элемент ИЛИ, выходкоторого подключен к первому входунакопителя, а входы соединены с вы3 9646ходами первого и второго элементовИ, первые входы которых подключенысоответственно к выходу Формировате"ля сигналов записи и выходу Формирователя сигналов считывания, первыйформирователь сигналов стробирования,выход которого соединен с вторымивходами первого элемента И и накопителя, и второй Формирователь сигналов стробирования, выход которого 1 Оподключен к второму входу второгоэлемента И, введены триггеры, элементы НЕ, генераторы одиночных сигналов, второй и третий элементы ИЛИи элементы И с третьего по восьмой, 15причем выходы третьего и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом третьегоэлемента ИЛИ, входы которого подключены соответственно к выходам пятого и шестогф элементов И, первыйвход третьего элемента И соединен с д 5входом Формирователя сигналов записи, первым входом седьмого элементаИ, входом первого элемента НЕ и входом первого генератора одиночных сигналов, выход которого подключен к первому входу пятого элемента И, выход первого элемента НЕ подключен к входу второго генератора одиночных сигналов и первому входу шестого элемента И, второй вход которого соединен с первым входом восьмого элемен та И и входами второго элемента НЕ, формирователя сигналов считывания и третьего генератора одиночных сигналов, выход которого подключен к второму входу пятого элемента И, второй40 вход третьего элемента И соединен с выходом второго элемента НЕ и входом четвертого генератора одиночных сигналов, выходы второго и четвертого генераторов одиночных сигналов подклю 45 чены соответственно к входам четвертого элемента И выходы первого триггера соединены соответственно с вторыми входами седьмого и восьмого элементов И, выходы которых подключены соответственно к входам первого и второго Формирователей сигналов стробирования, выход второго Формирователя сигналов стробирования соединен с первым входом второго триггера, второй вход которого соединен с выходом накопителя, а выход - с первым входом третьего триггера, второй вход 4которого подключен к входу формирователя сигналов считывания, а выходявляется выходом устройства,На Фиг. 1 представлена структур-.ная схема предлагаемого устройства;на фиг. 2 - временные диаграммы, поясняющие его работу,Устройство содержит формирователь1 сигналов записи, первый формирователь 2 сигналов строЬирования, первый элемент И 3, первый элемент ИЛИ 4,накопитель , первый триггер 6, Формирователь 7 сигналов считывания,второй Формирователь 8 сигналов стробирования, второй 9, третий 10 и четвертый 11 элементы И, второй элементИЛИ 12,. пятый 13 и шестой 14 элементы И, третий элемент ИЛИ 15, второйтриггер 16, седьмой 17 и восьмой 18элементы И, первый 19 и второй 20генераторы одиночных сигналов, первыйэлемент НЕ 21, третий 22 и четвертый23 генераторы одиночных сигналов,второй элемент НЕ 24 и третий триггер 25. На Фиг, 1 обозначены вход 26записи и вход 27 считывания устройства и выход 28 устройства,На Фиг, 2 обазначены длительность7 сигнала ввода на входе записиустройства, длительность 7 зьесигнала вывода на входе считывания устройства, длительность а со цикла записи - считывания, время дС задержки сигнала вывода .при прохожденииего через первый элемент НЕ, длительность дс операции записи, длительность С ч операции считывания, время дй задержки цикла записи относительно начала сигнала ввода. Устройство раЬотает следующим образом.Сигнал ввода Т (фиг. 2) поступает на .первый вход элемента И 10 и вход формирователя 1. При отсутствии в данный момент времени сигнала выводаТзьв на входе 27 на втором входе элемента И 10 присутствует разрешающий потенциал. При этом сигнал ввода проходит через элемент ИЛИ 12 и устанавливает триггер 6 в единичное состояние. Сигнал с пря" мого вйходатриггера 6 разрешает прохождение сигнала ввода через элемент И 17 на вход формирователя 2. Оигнал ввода запускает Формирователь 2, выходной сигнал которого разрешает прохождение на вход накопителя 5 очередного сигнала записи, сформиро",96465ванного формирователем 1, и переключает накопитель 5 в режим записи,Если сигнал вывода приходит после сигнала ввода, а цикл записи в нако- . пителе 5 не закончился (фиг. 2 а), сигнал вывода не пройдет через элемент И 14, так как сигнал ввода через элемент НЕ 2 1 запретит его прохождение на время ддо завершения цикла записи. После завершения цикла 1 ф записи сигнал вывода проходит через элемент И 14, элемент ИЛИ 15 и переключает триггер 6 в нулевое состояние. Сигнал с инверсного выхода три ггера 6 разрешает прохождение сиг нала вывода через элемент И 18 на вход формирователя 8, Сигнал вывода запускает Формирователь 8, выходной сигнал которого разрешает прохождение на вход накопителя 5 сигнала счи О тывания, сформированного Формирователем 7.В случае, если сигнал вывода приходит раньше сигнала ввода (фиг, 2,Ь), цикл считывания начинается с приходом сигнала вывода, а цикл записи задерживается на время ьс (Фиг.2,6 до окончания сигнала вывода, так каксигнал, вывода через элемент НЕ 24 запрещает прохождение сигнала ввода через элемент И 10, Если же сигналы ввода и вывода приходят одноврейенно (фиг. 2.,в) ни один из них не пройдет через элементы И 10 и 14, так как на их вторых входах будет запрещающий потенциал, Но .при этом выходные сигналы генераторов 19 и 22, которые запускаются передними Фронтами сигналов ввода и вывода, соответственно, совпадают во времени и проходят через элемент И 13, сигнал с выхода которого через элемент ИЛИ 15 устанавливает триггер 16 в нулевое состояние, и начинается цикл считывания, Цикл записи начнется после сра. батывания генераторов 20 и 23, кото- ф 5 рые запускаются задними Фронтами сигналов ввода и вывода, соответственно, по окончании цикла считывания. Длительность Тон сигналов на выходах генераторов 19, 20, 22 и 23 выбира ется из условия"ОКтргде й - время задержки распространения при включении или выклю чении триггера 6.При этом, если сигнал ввода поступает раньше сигнала вывода на время 49 6, триггер 6 сначала устанавливается в единичное состояние сигналом ввода, а затем в нулевое сигналом совпадения выходных сигналов генераторов 19 и 22. В этом случае уст- ройство работает аналогично случаю одновременного прихода сигнала ввода и вывода, а время цикла записи-считывания удлинится на .время 2 Стр, Но так как с лало, этим увеличением можно пренебречь.Следовательно, при любых соотношениях во времени между сигналами ввода и вывода осуществится запись и считывание из накопителя 5, но выходной сигнал накопителя 5 может задержаться относительно сигнала вывода на величину ас(фиг. 2, а). Чтобы устранить этот недостаток, сигнал с накопителя 5 заносится стробом .считывания в триггер 16 и переписывается в триггер 25 по, сигналу вывода,Технико-зкономическое преимущество предлагаемого устройства заключается в том, что оно обеспечивает более высокое быстродействие по сравнению с известным.Формула изобретенияУстройство для сопряжения блоков памяти, содержащее Формирователь сигналов записи, Формирователь сигналов считывания, накопитель, элементы И, первый элемент ИЛИ, выход которого подключен к первому входу накопителя, а входы - к выходам первого и второго элементов И, первые входы которых подключены соответственно к выходу формирователя сигналов записи и выходу формирователя сигналов считывания, первый формирователь сигналов стробирования, выход которого соединен с вторыми входами первого элемента И и накопителя, и второй Формирователь сигналов стробирования, выход которого подключен к второму входу второго элемента И, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит триггеры, элементы НЕ, генераторы одиночных сигналов, второй и третий, элементы ИЛИ и элементы И с третьего и четвертого элементов И соединены соответственно с входами второго элемента ИЛИ, выход ко-. торого подключен к первому входу пер,вого триггера, второй вход последнего соединен с выходом третьего элемента ИЛИ, входы которого подключены соответственно к выходам пятого и вестого элементов И, первый вход тре тьего элемента И соединен с входом формирователя сигналов записи, первым входом седьмого элемента Й) входом первого, элемента НЕ и входом первого генератора одиночных сйгналов)16 выход которого подключен к первому входу пятого элемента И, выход перво" го элемента НЕ подключен к входу второго генератораодиночных сигналов и первому входу йестого элемента И, И второй вход которого соединен с первым входом восьмого элемента И и с входами второго элемента НЕ, формирователя сигналов считывания и третьего генератора одиночных сигналов, Зо выход которого подключен к второму входу пятого элемента .И, второй вход .третьего элемента И соединен с выхо.дом второго элемента НЕ и входом четвертого генератора одиночных сигна 8лов, выходы второго и четвертого генераторов одиночных сигналов подклю" цены соответственно к входам четвер-того элемента И, выходы первого триг" гера соединены .соответственно с вторыми входами седьмого и восьмого элементов И, выходы которых подключены соответственно к .входам первого и второго формирователей сигналов стробирования, выход формирователя сигналов стробирования соединен с первым входом второго триггера, второй вход которого соединен с выходом на-. копителя, а выход - с первым входом третьего триггера, второй вход кото" рого подключен к входу формирователя сигналов считывания, а выход является выходом устройства.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР й 401999) кл, 6 06 Г 13/02).1973.2. Авторское свидетельство СССР й) 621231, кл. 6 06 Р 13/02) 1978 (прототип./3 Заказ 4 Б Филиал ППППатент, г. Ужгород, ул. Проектная ир НИИПИ Государ по делам из 3035, Иосква, венноретен