Многопроцессорная вычислительная система
Формула | Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Формула
МНОГОПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая группу процессоров и периферийный процессор, входы выходы обмена процессоров группы соединены с первыми входами выходами обмена соответствующих коммутирующих устройств, вторые входы-выходы обмена которых соединены через общую магистраль обмена с входом выходом обмена оперативного запоминающего устройства, отличающаяся тем, что, с целью расширения функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем, в нее введены блок прерывания, группа блоков обмена, группа блоков остановки, причем выход признака ввода вывода каждого процессора группы подключен к соответствующему входу запроса прерывания блока прерывания и к первому входу соответствующего блока остановки группы, вход остановки каждого процессора группы подключен к выходу соответствующего блока остановки группы, второй вход блока остановки группы подключен к выходу разрешения соответствующего блока обмена группы, выход блока прерывания подключен к входу прерывания периферийного процессора, выход магистрали периферийного процессора подключен к первым входам выходам обмена блоков обмена группы и к первому входу выходу обмена соответствующего коммутирующего устройства, второй вход выход обмена которого подключен через общую магистраль обмена к оперативному запоминающему устройству, вторые входы выходы обмена блоков обмена группы подключены к входам выходам обмена процессоров группы.
Описание
Целью изобретения является расширение функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем.
Схема системы с четырьмя процессорами приведена на чертеже.
Система содержит блок 1 прерывания с входами а, в, с, блоки 2, 3 и 4 остановки, периферийный процессор 5, процессоры 6, 7 и 8, оперативное запоминающее устройство 9, блоки 10, 11 и 12 обмена, периферийные устройства 13, коммутирующие устройства 14, 15, 16 и 17.
Система работает следующим образом. При обращении одного процессора (например, 6) к периферийным устройствам 13 на выходе признака операции ввода-вывода процессора 6 формируется сигнал ввода-вывода, который поступает на вход а блока 1 прерывания и на первый вход блока 2 остановки процессора. Второй вход этого блока находится в этот момент в таком состоянии, что на выходе этого блока появляется сигнал, останавливающий процессор 6 по входу остановки. Процессор 6 остается в таком заторможенном состоянии до тех пор, пока процессор 5 через блок 10 обмена не опросит шины процессора 6. После этого временно остановленный процессор может продолжить работу, а процессор 5 (периферийный) начинает выполнение команды ввода-вывода. При этом он интерпретирует эту команду так, чтобы выполнить заказ даже в том случае, если фактически того устройства, на которое была рассчитана программа обслуживаемого (системного) процессора, в данной системе нет. Например, он может выполнить заказ, обращенный к диску при наличии в системе только кассетного накопителя.
Изобретение относится к вычислительной технике и может быть использовано в системах управления и при создании вычислительных машин для индивидуальных пользователей. Цель изобретения - расширение функциональных возможностей за счет обеспечения эмуляции программными средствами различных систем. Указанная цель достигается за счет того, что система содержит группу процессоров 6, 7 и 8, периферийный процессор 5, группу блоков 10, 11 и 12 обмена, группу блоков 2, 3 и 4 остановки, группу коммутирующих устройств 14, 15, 16 и 17 и оперативное запоминающее устройство 9. 1 ил.
Рисунки
Заявка
4208898/24, 19.12.1986
Отделение Всесоюзного научно-исследовательского института электромеханики
Кнеллер Э. Г, Пац В. Б, Воробьев А. Д
МПК / Метки
МПК: G06F 15/16
Метки: вычислительная, многопроцессорная
Опубликовано: 20.04.1995
Код ссылки
<a href="https://patents.su/0-1466533-mnogoprocessornaya-vychislitelnaya-sistema.html" target="_blank" rel="follow" title="База патентов СССР">Многопроцессорная вычислительная система</a>
Устройство приоритетного обращения процессоров к общему блоку памяти данных
Номер патента: 682898
Опубликовано: 30.08.1979
МПК: G06F 13/18, G06F 9/50
Метки: блоку, данных, обращения, общему, памяти, приоритетного, процессоров
...+ 1 + П 1 ах СХ (подкд И 11,12+ в(2) ГДЕ 1 доднл ВРЕМЯ ПОДКЛ 1 ОЧЕНИЯ ПРОЦЕССОров к шинам, связывающим его с ЗУ.Сигнал с выхода элемента 7 ИЛИ поступает на первый вход запускающего элемента 15 И, на втЬрой вход которого подается единичный сигнал с инверсного выхода счетчика 3, а на третий вход - единичный сигнал с выходного элемента 8 ИЛИ. В том случае, если четвертый вход запускающего элемента И открыт единичным сигналом, с нулевого выхода триггера 2, сигнал с выхода запускающего элемента И перебрасывает триггер 2 в состояние, при котором на его выходе появляется единичный сигнал, поступающий на выходную шину 27 запроса и далее на управляющий вход ЗУ. Сигнал с инверсного выхода триггера занятости блокирует возможность поступления от...
Способ остановки паротурбинного энергетического дубль-блока
Номер патента: 1386720
Опубликовано: 07.04.1988
Автор: Похорилер
МПК: F01D 21/00, F01K 13/02
Метки: дубль-блока, остановки, паротурбинного, энергетического
...паротурбинного ,энергетического дубль-блока осущест вляют следующим образом.Производят разгрузку котлов 1 и 2, для чего снижают расход топлива в магистралях 44 и 45, прикрывают задвижки 46 и 47, а также прикрывают клапаны 8 и 9 и снижают расход питательной воды, контролируя его по приборам 10 и 11; расход воды поддерживают одинаковым на оба котла 2 и 1. По мере снижения нагрузки поддерживают50 постоянной температуру свежего пара за устройствами 16 и 17, одновременно снижают температуру вторично перегретого пара эа промежуточными пароперегревателями 29 и 30 после устройств 33 и 34, После достижения нагрузки электрогенератора 41 55-607 от номинальной снижают температуру вторичного перегретого пара, воздействуя на устройства 33 и 34...
Устройство для автоматического диагностирования группы однотипных логических блоков
Номер патента: 1444778
Опубликовано: 15.12.1988
МПК: G06F 11/22
Метки: блоков, группы, диагностирования, логических, однотипных
...1-й логическийблок 1 не содержит дефектов, то навсей длине теста не возникает несовпадения его выходных сигналов и эталонных сигналов перестраиваемых мажоритарных элементов 4, ,4, . В результате на инверсных выходах всех1 с-х элементов 12 неравнозначности неформируются отрицательные сигналы.К-й элемент 10 закрывается отрицательным сигналом с инверсного выхода переполнения Е-го счетчика 91,.Это регистрируется в 1-м параллельном регистре 111, прекращением подачи тактовых импульсов с 1-го элемента 10,1, и в блоке 6 индикации,Закрывается также 1-й элемент 81подающий отрицательный потенциал науправляющие входы перестраиваемыхма"жоритарных элементов"4,4 ,; Б;дальнейшем срабатывание элементов 12 неравнозначности, связанных с выходами 1-го...
Устройство для решения сетевых задач
Номер патента: 1564643
Опубликовано: 15.05.1990
МПК: G06F 15/173
Метки: задач, решения, сетевых
...этом первый сигнал с полюса 57, пройдя через элемент ИЛИ 26, установит код узла 8 равным "1". Этот код через узел 23 элементов ИЛИ и полюс 52 поступает на адресный вход узла 113 памяти меток моделируемых эет 55 вей всех моделей ветвей 97 блока 3 моделей ветвей. Кроме этого, сигнал с полюса 57 через элемент ИЛИ 26, элемент задержки 31 и элемент ИЛИ 27 поступает на вход узла 16 элементов И. На другой вход указанного узла с выхода регистра 9 поступает код отработавшей модели ветви, т,е. той модели ветви, прерывание от которой отрабатывалось последним. С выхода узла 16 элементов И код отработавшей модели ветв через полюс 51 поступает на вход дешифратора 121 считывания меток узла 98 поиска моделей ветвей блока 3 моделей ветвей. На выходе...
Устройство для сопряжения процессора с группой блоков памяти
Номер патента: 1501071
Опубликовано: 15.08.1989
Авторы: Бабкин, Кабардин, Коробков, Шитиков
МПК: G06F 13/00
Метки: блоков, группой, памяти, процессора, сопряжения
...Далее устройство 1 снимает сигнал "Ответ", приемопередатчик 7 переключается в исходноесостояние, прекращается передача инФормации через буйер 3 данных, Процессор снимает сигнал 11 ОБМ" и на этомцикл обмена "Ввод заканчивается,В алгоритмах для циклов записи и чтения одного слова блоков б памяти (Фиг, 4 и 5) приняты обозначения:Х - константа или имя константы;ЯХ - константа есть абсолютныйадрес;(Х) - содержимое ячейки или реги. стра Х есть данные; Я(Х) - содержимое ячейки или регистра Х есть абсолютный адресК; - имя регистра с номером ,Для случая сопряжения устройства1 с восемью блоками 6, емкостью по64 К 16-разрядных слов каждый узлыимеют адреса:1760008-1760368 Буферы данных 3176040 . Триггер 131760428 . Регистр 14 управления блоками...
Предыдущий патент: Устройство для газовой эпитаксии полупроводников и диэлектриков
Следующий патент: Аксиально-поршневый насос
Случайный патент: Способ получения легкогидратируемого растительного масла