Тиунчик

Номер патента: 1779180

Опубликовано: 27.05.1995

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 17/16

Метки: матриц, умножения

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ МАТРИЦ, содержащее m вычислительных модулей первого типа (m фиксированное число, m n, n размерность перемножаемых матриц), причем первый и второй информационные входы и первый настроечный вход устройства соединены соответственно с первым и вторым информационными входами и первым настроечным входом первого вычислительного модуля первого типа, первый и второй информационные входы и первый настроечный выход i-го вычислительного модуля первого типа (i 1, m 1) соединены соответственно с первым и вторым информационными входами и первым настроечным входом (i + 1)-го вычислительного модуля первого типа, синхровходы m вычислительных модулей первого типа...

Номер патента: 1737463

Опубликовано: 30.05.1992

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: вектор, матрицы, умножения

...подается содержимое у,регистра 30+1-го, на второй вход сумматора29 подается содержимое у регистра 301 и навыходе которого формируется значение У+40.у, которое записывается в регистр 302 иподается на выход 33,Рассмотрим работу устройства для случая п = 6 и гп = 3, Структура устройства иорганизация входного и выходного пото 45 ков данных представлена на фиг, 2. Навход 2 постоянно подается нулевое значение. На вход 4 в моменты времени == ик+ т - 1(К=О, и/п - 1) подается сигнал1, в остальные моменты времени -50 сигнал а= О,В таблице приведены состояния регистров, триггеров и значения на выходе сумматоров вычислительных модулей 71, 72, 7 зи 74, а также значения на выходе 8 устрой 55 ства.Рассмотрим работу устройства при формировании...

Номер патента: 1721612

Опубликовано: 23.03.1992

Авторы: Косьянчук, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: матрицами, операций

...единичный и нулевой сигналы, которые устанавливают триггеры 33 и 34 соответственно в единичное и нулевое состояния. При этом на выходе элемента И 49 формируется единичный сигнал, который открывает группу элементов И 40, На выходе узла вычисления обратной величины числа 35 формируется значение 1 И, на выходе умножителя 51 -1значение х, которое через группу элементов И 40, группы элементов ИЛИ 42 и 44 г одается на выходы 52 и 53,В четвертом режиме работы на настроечные входы 28 и 29 подаются единичные сигналы, которые устанавливают триггеры 33 и 34 в единичное состояние, На выходе элемента И 45 формируется единичный сигнал, который отк)оывает группу элементов И 41. Значение ЛФ, поданное на вход 25, че(Мрез группу элементов И 41 и...

Номер патента: 1721611

Опубликовано: 23.03.1992

Авторы: Бондаренко, Лиходед, Тиунчик, Якуш

МПК: G06F 15/347

Метки: вычисления, значений, матрицы, собственных

...в вычисли-.тельном блоке 7(п-;+1) в моменты времени В блоке 9 вывода выполняется проверка точности вычислений 1("+") -ЯР . Если такое соотношение выполняется, то на выходе 10 признака окончания вычислений формируется единичный сигнал. При этом с выходов 11(п-+1) в моменты времени 3 - 4+2 и 1 снимаются значения Ь, Если данное соотношение не выполняется, то итерационный процесс вычисления собственных значений Ь продолжается,В процессе вычисления А( ) существуют случаи параллельной проверки соотношении+) - ) в и Ь ) Ь ) - 8, 1(2, Поэтому дляЙ +г) В+1)итераций 1 = 1,3,5, признак окончания вычислений а 1 формируется на выходе 101, а для итераций К = 2,4,6, - признак окончания вычислений а 2 на выходе 102 в моменты времени 1= Зи - 4+ 2 иК, В...