Интегральная ячейка памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Сефа Сфееюев Сеармюестюнкае Ф 1 каубйин.12.73 С 31/40 рнсоеамненнем заяе еВе 3 Втаэеевй кенеш Щавеле Веавтрее Щ 1 а,веан езебретеее,А.Аваев, В.П.Демин, В.Н.Дулин и Ю.Е.Наумо сковский ордена Ленина авиационный инстит им. Серго Орджоникидзе(43) Опублнноаано 25. 07 (4 Ы Дата овублнковани Изобретение относится к микроэлекронике.Известны интегральнЫе ячейки памяти, годержашие два н-р-и- транзистора с перекрестными связями, базы которых соединены с двумя коллекторами р-и-р- транзистора, эмиттер которого подключен к шине выборки 1,2,Однако сложность управления, необходимость электрической изоляции друг от друга ячеек различных строк накопителя, а также необходимость изменения напряжения на адресных шинах при выборке приводит к появлению импульсных йомех и требует повнаения напряжения источника питания схемы памятиНаиболее близким к изобретению техническим, решением является интег. ральная ячейка памяти, содержащая два 11-р-и- транзистора с перекрестными связями, третий и четвертый и р и транзисторы , коллекторы которых соединены соответственно с коллектором первого и первым коллектором второгоп.р.й-транзисторов, второй коллентор которого соединен с базой пятого н-р п-транзистора, а коллектор пятого.с первой разрядной баной 1 шестой и-р-: - транзистор, коллектор которого соединен с базой третьегои-р-ц - транзистора; базы первого н второго и-р-П - транзисторов соединены соответственно с первым и вторым коллекторами первогор-л-р -транзистора, змит гер которого подключен к шине питания базы третьего, четвертого и пятого и-р-п - транзисторов, соответственнок первому, второму, и третьему кол" лекторам второгор п.р- транзистора, эюиттер которого подключен к шине выборки 11, эмиттеры всехпр ии баэыри-ргранзисторов подключены к шине нулевого потенциала 13Однако большая потребляемая мощность ячейки обусловлена тем, что в режиме выборки ток питания должен быть одинаков для всех ячеек.Цель изобретения - снижение потребляемой мощности ячейки.Достигается это тем, что ячейка содержит диоды Шоттки, аноды которы подключены к базам шестого и четвер. тогоп р и- транзисторов соответственно, катоды - к первой н второй разрядным шинам У,я Уе соответгтвенно, а второй р.гг- р " транзистор годержнт четвертый, плтый и ше .той допол 566268нительные коллекторы, подключенныесоответственно к базам первого, второго и шестогои-р-и - транзисторов. На чертеже дана электрическая схема ячейки.Ячейка работает следующим обра зом. Ток питания в транзисторы 1 и 2, образующие триггер, задается от внешнего источника с помощью первого двухколлектгэного р-и-р - транзистора,. эммитер которого, подключен к шине питания В. Транзисторы,1 и 2 полностью изолированы от разрядных шин У,У и триггер хранит информацию. В режиме хранения ток в шине выборки Х равен О, поэтому транзисторы 3 - 6 закрыты.В режиме выборки во второй р-И-Р- транзистор по Х шине задается большой ток, благодаря чему возрастает ф ток питания в цепи баз всех л-р-И- тран. зисторов всех ячеек одного слова, в то время как в других словах травзисторы 3-6 по-прежнему выключеныа в транзисторы 1 и 2 поступает тот же 26 малый ток, что и в режиме хранения. В режиме записи на обоих шинах У,У устанавливается либо сигнал логического 0 (напряжение, близкое к 0), либо сигнал логической 1(ток к 30 шине равен О) . Этот сигнал записывается в триггер и появляется на коллекторе первого и-р-и- транзистора.В режиме считывания на шине У устанав. ливается уровень логического "О , а шина У подключается к входу усилителя считывания. Сигнал на шине У 1 определяется состоянием триггера. Если первыйр- транэиотор включен, то на шине ф появляется, сигнал логического "О ".(напряжение,. близкое,к 0); если первый и-р Й - транзистор выключен, то сигнал, на шине соответствует логической "1" в :(ток в шине равен 0) .Напряжение прямого смещения диодов Шоттки 7, 8 должно быть ниже напряжения отпирания и-р и - транзисторов., Диоды Шоттки выполняют роль электри-, ческой развязки ячеек разных слов друг от друга, входы которых объединены разрядными шинами, Благодаря этому при выборке большой ток питания, необходимый для получения высокого быстродействия, можно задать только в ячейки одной выбранной строки. Мощностьпотребляемая всеми ос тальными ячейками накопителя, остается пренебрежимо малой. В.накопителе, построенном на ячейках прототипа 3 все ячейки в режиме выборки потребляют одинаковую мощность. Следователь. но, применение предлагаемой ячейки памяти позволяет при сохранении того же быстрЬдействия снизить мощность, потребляемую накопителем в режиме выборки в М раз, где Й число слов накопителя. Благодаря этому достигается полезный эффект.формула изобретенияИнтегральная ячейка памяти, содер жащая дваи-р.и-транзистора с перекрестными связями, третий и четвертый и-р-и транзисторы, коллекторы которых соединены соответственно с кол" лектором первого и первым коллектором второго и-р-й -транзистора, второй коллектор которого соединен с базой пятого и-р-и - транзистора, а коллектор пятого - с первой разрядной шиной У, шестой и-р-и - транзистор; коллектор которого соединен с базой третьего И-Д-и - транзистора, базы первого И второго.и-р-и- транзисторов соединены соответственно с первым и вторым коллектором первого (з-и-р - транзистора, эмиттер которого подключен к шине пйтания,:баэы третьего, четвертого и пятого и-р-и - транзисторов - соответственно к первому, второму и третьему коллекторам второго р-и-р -. транзистора, эмиттер которого подключен к шине выборки Х, эмиттеры всех и-р-и и базы р-и р - транзисторов подключены к шине нулевого потенциала, о т л и ч а ю щ а я е я тем, что, с целью снижения потреб" ляемой мощности ячейки, она содержит диоды Шоттки; анорпю которых подключены к базам шестого и четвертого и-р-и - транзисторов соответственно катоды - к .первой и второй разрядным шинам У, и У соответственно, а второй р-и-р - транзистор содержит чезеертый, пятый и шестой дополнительные коллекторы, подключенные соответственно к базам первого, второго и шестого и-р-и - транзисторов.Источники информации, принятыево внимание при экспертизе:1. Журнал ИесЬ ои(св, 1972,46, В 4, р.83.2. Журнал ЗЕЕЕ оЕ ВоРМ вФоФе СгсмЬ"1973, У - 8, 9 5, р.332.3. Патент франции В 2138905,М., Кл, Н 01 С 19/00 от 22,05.71.566268 Соетавнтелъй.Л.Туляковдактор Е.Гончар Твкрад Н.днаревчук Хорректор С.Ямало ППП фПатентфф, г. Уагород, ул. Проектная, 4 аказ 2438/35 Тирам 739 ЦНИИПИ Государственного комнтета Сов по делам нэобретеннй н о 13035, Носква, Ж-З 5, Рауюская наб.Подга сновта йнннетров СССкрытнЯ .д. 4/5
СмотретьЗаявка
1982290, 27.12.1973
МОСКОВСКИЙ ОРДЕНА ЛЕНИНА АВИАЦИОННЫЙ ИНСТИТУТ ИМ. СЕРГО ОРДЖОНИКИДЗЕ
АВАЕВ НИКОЛАЙ АЛЕКСАНДРОВИЧ, ДЕМИН ВИКТОР ПЕТРОВИЧ, ДУЛИН ВИКТОР НИКОЛАЕВИЧ, НАУМОВ ЮРИЙ ЕВГЕНЬЕВИЧ
МПК / Метки
МПК: G11C 11/40
Метки: интегральная, памяти, ячейка
Опубликовано: 25.07.1977
Код ссылки
<a href="https://patents.su/3-566268-integralnaya-yachejjka-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Интегральная ячейка памяти</a>
Предыдущий патент: Способ изготовления матриц запоминающих устройств на цилиндрических магнитных пленках
Следующий патент: Блок для обнаружения многозначного ответа в ассоциативном запомиющем устройстве
Случайный патент: 405203