Патенты с меткой «квазистатическая»

Номер патента: 541197

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...информации определяется выбираемой адресной шиной. При записи логического О потенциал, соответствующий уровню логического О, подается на адресную шину нуля 11, при записи 1 - на адресную шину единицы 12, что приводит к запиранию одного из коммутирующих транзисторов 7, 8 и отпиранию одного из управляющих транзисторов 5, 6. Поскольку в плече триггера, к которому подключен открытый управляющий транзистор, при записи противоположного кода переключающий транзистор триггера и коммутирующий транзистор закрыты, то на удельную крутизну (размер) управляющего транзистора не накладываются ограничения и запись информации производится так же, как и в динамических ячейках памяти: путем заряда узловой емкости в плече триггера через управляющий...

Номер патента: 541198

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...11, шину питания 12, разрядные шины 13, 14 и адресную шину 15.Ячейка памяти работает в рекимах хранения, считывания и записи информации.В режиме хранения потенциалы на разрядных шинах 13 и 14 соответствуют уровню логического О. На адресной шине потенциал соответствует уровню логической 1. Управляющие транзисторы 5 и 6 и дополнительные коммутирующие транзисторы 9 и 10 закрыты, коммутирующие транзисторы у и О открыты.Ы режиме считывания потенциалы на разрядных шинах не изменяются и соответствуют уровню логического 0, На адресную шину подается разрешающий сигнал, соответствующий уровню логического О. Управляющие транзисторы 5 и Ь открыты, все коммутирующие транзисторы 7 - 10 закрыты. Через управляющий транзистор, подключенный к...

Номер патента: 598119

Опубликовано: 15.03.1978

Авторы: Герасимов, Калинин, Кармазинский, Старенький, Чесноков

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...транзисторов, подключенный к вы- . ходу триггера с уровнем логической 1 ф, 25 протекает ток, заряжающий соответствующую разрядную шину до уровни логической е 1 ф и тем самым указывающий состояние, ячейки.В режиме записи информации на одну Зо нэ разрядных шин (например, 8), опреде- , ляемую кодом записываемой информации, . подается потенциал, соответствующий уровню логической ф 1, потенциал другой разрмиой шины (9) соответствует логическому "Оф, на адресно шину 7 подается уровень магического уф.1, отпирающий управляющие транзисторы 5 и 6. Один из коммутирующих диодов (11), подкпюченный к разрядной шине с уровнем логической 1 ф эвкры, 4 Овеется и разрывает яетоковую цепь соотгветствующего нвгрузочного транзистора (3).В результате чего...

Номер патента: 631988

Опубликовано: 05.11.1978

Авторы: Аверкин, Костюк, Сидоренко, Смирнов, Троценко, Хцынский, Чекалкин, Юхименко

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...линии канала. Более высокое значение порогового напряжения, чем у остальныхтранзисторов, имеет также транзисторзаписи 1,Часть ячейки памяти, включающаяв себя информационный транзистор 5 итранэястор регенерации 6, прн наличиипитающих напряжений, приложенных кшинам 7, 8, обеспечивает поддержание63193двух устойчивых состояний Потенциапа затвора информациоиного транзистора 5 или, что то же самое 4 вторегенерацию, записанной информации.Устройство работает следующим об- и разом, Запись информации в ячейку осуществляется путем подачи соответствую ших сигналов на шины выборки 3 и 4, При этом заряжается емкость мтвора. информационного транзистора 5 пример- р но ао напряжения на шине выборки 4, т,е. мписьвается логический нуль и...