Устройство приоритетного обращения к памяти цифровой вычислительной машины (цвм)

06 Г Государственный комитет Совета Министров СССР по делам изобретенийи открытий,681 325 (088.8) Авторы зобретени Н, М, Абакумова, А. М, Вербовский, Н, С. Зеленский,А. Г. Кухарчук, А. Д, Мороз и Л. А. Струтинский Ордена Ленина институт кибернетики Академии наук УССР(54) УСТРОЙСТВОИОРИТЕТНОГО ОБРАЩЕНИЯфРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЬ К ПАМЯТИ ние функцио спечения пе амяти ЦВМ Изобретение относится,к области вычислительной техники, в частности, к устройствам приоритета и может быть использовано при построении вычислительных машин и систем.Известно приоритетное устройство 11, содержащее для определения приоритетности при обращении к отдельным блокам, памяти общее поле запросов, состоящее из отдельных приоритетных устройств, охваченных шинами разрешения доступа к каждому блоку памя ти и шинами запросов разной степени срочности, Такое устройство может иметь только один коэффициент расслоения памяти и не может перестраиваться,Известно также приоритетное устройство 2, включающее приоритетные схемы блоков оперативной памяти и логические схемы, содержащие триггеры хранения сигналов готовности блоков оперативной памяти и ждущий мультивибратор формирования сигналов опроса триггеров хранвния. Это устройство позволяет определить приоритетность при выдаче сигналов готовности различным блокам памяти в один и тот же источник запросов при обращении к блокам оперативной памя ти в цифровой вычислительной системе путем использования динамического приоритета. Его недостатком является невозможность менять режим расслоения памяти.Наиболее близким к изобретению являет- ЗО ся устройство приоритетного обращения к памяти ЦВМ 3, содержащее блок анализа состояния запрашиваемых блоков памяти, первая группа входов и выходы которого соединевы соответственно с первой группой управляющих входов устройства и с первой группой входов блока динамического хранения приоритетных запросов; блок анализа приоритетных запросов, входы и выходы которого соединены соответственно с выходами блока динамического хранения, приоритетных запросов и с первой группой входов блока выделения заиросов адреса слова и номера блока памяти, причем вторая группа входов блока динамического хранения приоритетных запросов, третья группа вхадов и выходы блока выделения запросов адреса и номера блока памяти соединены соответспвенно с группой запросных входов, со второй группой управляющих входов устройспва и с выходами устройства, а тактовый вход блока динамического хранения приоритетных запросов - с тактовым входом устройства. Однако это уст,ройство имеет довольно узкие функциональные,возможности, так как не обеспечивает организацию переменных режимов расслоения,памяти ЦВМ.Цель изобретения - расширенальных возмоиностей путем обеременного режима расслоения пПоставленная цель достигается тем, что уст, 1. Старший разряд адреса памяти (15-й) ройство содержит многоканальный коммута- определяет номер блока, а младшие (1 - тор, первая и вторая группы выходов и груп) - адрес слова в блоке памяти. 1 и 15 па управляющих входов которого соединены разряды поступают на вход коммутатора 13, соответственно с третьей и четвертой группа а 2 - 14 разряды на,входы группы 22. При ми входов блока выделения запросов адреса расслоении с коэффициентом 2 разряды адреслсва и номера блока памяти и с третьей са комиутируются в коммутаторе 13 таким группой управляющих входов устройства, лри- образом, что 1 разряд определяет, номер блочем каждая группа адреаных входов комму- ка памяти, а 15 разряд становится разрядом татора соединена с соответствующей группой 1 о адреса слова. В результате адрес слова опреадресных входов устройства, а каждый канал деляется разрядами 2 - 15. При,наличии чекоммутатора содержит первый и второй эле- тырех блоков памяти адресная, разрядная сетменты ИЛИ и первую и вторую группы эле- ка 1 - 16. При коэффициенте расслоения 4 ментов И, причем выходы первой группы эле- разряды 1 и 2 определяют, номер блока паментов И канала совдинены через первый 5 мяти, а 3 - 16 - адрес слова. При наличии элемент ИЛИ с соответствующим выходом шести блоков памяти адреоная разрядная первой группы выходов коммутатора, выходы сетка 1 - 17, В этом случае коэффициент расвторой группы элементов И канала через вто- слоения может быть равным 2 или О (без рой элемент ИЛИ соединены с соответствую- расслоения); разряды 17, 16 и 1 - опредещим выходом второй группы выходов комму ляют номер блока памяти, а 2 - 15 - разрятатора, первые входы одноименных элементов ды адреса слова. Следовательно, при нечетО1 первои и второи групп канала соединены ном количестве блоков памяти коэффициент с соответствующим входом группы управляю- расслоения всегда равен О (без расслоения), щих входов коммутатора, вторые входы одно- при четном, но не равном 2 д количестве бло. именных элементов И первой .и второй групп 5 ков коэффициент .расслоения может быть О и -го канала соединены с соответствующим 2, а если количество блоков памяти равно 2, входом -ой группы адресных входов устрой- то коэффицент расслоения может быть ства, вторая группа выходов, коммутатора О и 2 д.соединена со второй группой входов блока При работе устройства в режиме без Расанализа состояния запрашиваемых блоковслоения разрешающий потенциал присутствует,на верхнем входе группы 23, а запрещаСтруктурная схема предлагаемого устрой- ющий - на остальных входах. В режиме Работы с коэффициентом расслоения 2 разреОно содержит блок 1 выделения запросов шающий потенциал, присутствует на втором адреса слова и номера блока памяти с пер сверху входе группы 23, а запрещающий вой 2, вто ой 3 тторои 3 третьей 4 и четвертой б на других входах этой группы При группами входов, блок б анализа приоритет- младшие разряды адреса с помощью элемен. ных запросов, блок 7 динамического хране- тов И 27 через элементы ИЛИ 2 б коммутируния приоритетных запросов с первой 8 и вто- ются на группу 12 входов блока 10, а старшие рой 9 группами входов, блок 10 анализа со через элементы И 28 и элементы ИЛИ 2 б - стояния запрашвваемых блоков памяти с пер- на группу 4 входов блока 1второи 12 группами входов много В резулае анализа состояния запраш канальный коммутатор 13 с первой 14 и вто- ваемых блоков памяти, которые поступают ло Р Руппами выхадов и с первым 1 б и входам группы 21, блок 10 по соответствую- и-ным 17 канала.каналами, выходы 18, групну 19 за щим выходам выдает сигналы, которые попросных входов тактовый вход 20 первую д по да руппы 8 в блок 7 Елокрую 22 и третью 23 группы управля- с абатывает при наличии запросов, лодаваеюших входов и грулпы 24 адресных входов. мых по входам группы 19, к свободному блод " канал коммутатора содержит эле- к памяти ЦВМ и при наличии синхросигнаИ 2 б и 2 б, элементы И 27, образу ц ла на тактовом входе 20 устройства, В блокеующие первую группу и элементы И 28, обра- б происходит выделение, наиболее приоритетзующие вто ного из запросов, поступивших на его входы,П и об а енинр бращении к блокам памяти ЦВМ на Влок 1 выделяет разряды адреса слова более.р, ппы 24 вхо оруп входов поступают разряды адреса приоритетного устройства. При этом на выпамяти: на левые входы - старшие разряды, 55 ходы 18 устройства поступают, приоритетные на правыер е входы - младшие. По входам сигналыразряды адреса номера блока памягруппы 19 поступают запросы от различных ти и разряды адреса словаПри нечетном количестве блоков памяти пы 23 - л изнарготовности блоков паияти, а по входам групп- в ЦВМ устройство всегда будет работать без- признаки режима работы (режимы 55 расслоения. При четном количестве блоковпамяти, но не равном 2", стройство можетрасслоения) .расслоения реализуются в устрой- работать без расслоения или с расслоениемустве след ю и,м одующим образом, Например, источ- только на два блока. Если количество блоков ник запросов имеет 15 разрядов адреса па- равно 2", устройство может работать без рас 1, 10, 9, 8, 7, 6, 5, 4, 3, 55 слоения,и с расслоением на 2, 4 и т. д. блоков памяти. От величины, коэффициента расслоения зависит время ожидания при обращении к блокам памяти. Это дает условное уменьшение общего цикла обращения к бло,ку памяти.Формула изобретенияУстройство приоритетного обращения к памяти цифровой вычислительной машины, 10 содержащее блок анализа состояния запрашиваемых блоков памяти, первая грулпа входов и,выходы которого соединены соответственно с первой группой управляющих входов устройства и с первой группой входов блока 15 динамического хранения приоритетных запросов; блок анализа приоритетных запросов, входы и выходы которого соединены соответственно с выходами блока динамического хранения приоритетных запросов и с первой 0 группой входов блока выделения запросов адреса слова и номера блока памяти, причем вторая группа входов блока динамического хранения приоритетных запросов, третья группа входов и выходы блока выделения за просов адреса и номера блока памяти соединены соответственно с группой запросных входов, со второй группой управляющих входов устройства и с выходами устройства, а тактовый вход блока динамического хране- ЗО ния приоритетных запросов с тактовым входом устройства, о т л и ч а ю щ ее с я тем, что, с целью расширения функциональных возможностей путем обеспечения переменного режима расслоения памяти ЦВМ, устройство 35 содержит многоканалыный коммутатор, первая и вторая группы выходов и группа управляющих входов которого соединены соответственно с третьей и четвертой группами входсв блока выделения запросов адреса слова и номера блока памяти и с третьей группой управляющих входов устройства, причем каждая группа адресных входов коммутатора соединена с соответствующей группой адресных входов устройства, а каждый канал коммутатора содержит первый и второй элементы ИЛИ и первую и вторую группы элементов И, причем выходы первой группы элементов И канала соединены через первый элемент ИЛИ с соответствующим выходом первой группы выходов коммутатора, выходы второй группы элементов И канала через,второй элемент ИЛИ соединены с соответствующим выходом второй группы выходов коммутатора, первые входы одноименных элементов И первой и второй групп канала соединены с соответствующим,входом группы управляющих входов коммутатора, вторые входы одноименных элементов И первой и второй групп -го канала соединены с соответствующим входом -ой группы адресных входов устройства, вторая группа выходов коммутатора соединена со второй группой входов блока анализа состояпня запрашиваемых блоков памяти,Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР288417, кл, 6 06 Р 9/18, 1969.2. Авторское свидетельство СССР281901, кл. 6 06 Р 9/18, 1969.3. Авторское свидетельство СССР458828, кл. 6 06 Р 9/18, 1974.590741 Составитель ф. ШагиахметовТехред А. Камышникова Корректор И. Симкина актор Н. Громо ПодписноеР Тип. Харьк, фил. пред. Пате аказ 1013/2067 Изд.210 НПО Государственного комитета С по делам изобретений Москва, Ж.З 5, РаушскаяТираж 881 вета Министров открытий наб., д. 4/5