Резервированное запоминающее устройство

Изобретение относится к вычислительной технике и ь ожет быть использованодля хранения информации в системах повышенной надежности.Известно резервированное запоминающее устройство1 2)одно иэ которыхсодержит,два рабочих и один резервныйблок памяти (в который заносится суммапо модулю два информации с одинковымимя адресами из рабочих блоков уейяти) 10коммутаторы и блоки контроля1,Недостатками этого устройства являются наличие большого колччества нерезервированного оборудования и не высокое .быстродействие. 15Наиболее близким техническим решением к изобретенио является резервированное запоминающее устройство (ЗУ), которое содержит регистр едреса один изразрядов которого служит для занесения 20признака обращения к первому или второму рабочему блоку памяти резервныйблок памяти, в который занесена. сумма помодулю два информации с одинаковыми адресами иэ рабочих блоков памяти, первый 25и второй коммутаторы, блок контроля,сумматор, генератор тактовых импульсов,третийкоммутатор и элементы И, Резер-вированное запоминающее устройство позволяет определить с помощью блока контроля наличие ошибки в выходной информации и производить восстановление информации (в случае отказа) путем сложенияпо модулю два содержимого, выбираемогопо этому же адресу из другого уабочегоблока памяти и резервного 2 ,Недостатком известного устройства яв-ляется значительная потребляемая мощность, обусловленная тем, что рабочие ирезервный блоки памяти находятся вб вклю.ченном состоянии независимого от того,к какому рабочему блоху в денный моментпроизводится обращение и имеются лиошибки в выходной информации.Цель изобретения - снижение мощности,5потребляемой устройством,Поставленная цепь достигается тем, что в резервированное запоминающее уст ройство, содержащее регистр адреса, Рабочие и резервный блоки памяти, ком 50 мутаторы, сумматор, блок контроля генератор тактовых импульсов и элемента И, выходы которых являются выходами устройства,причем выходы регистра адреса подкйЬ- чень 1 соответственно к одним из входов бло кэв памяти и управлякицим входам первого и второго коммутаторов информационные входы которых соединены с выходами рабочих,блоков памяти, а выходы подключены соответственно к входу блока контроля и первому входу сумматора, второй вход которого соединен с выходом резервного блока памяти, входы третьего коммутатора соединены соответственно с выходами сумматора блока .контроля и первого коммутатора, а выходы подключены к одним из входов элементов И, введены элементы ИЛИ, ключи элемент НЕ, одновибратор и управляемый элемент задержки информационный вход которого соединен с выходом генератора тактовых импульсов а выход с другими входами элементов И,входы элемента НЕ и одновибратора и первый вход первого элемента ИЛИ подключены к одним из выходов регистра адреса выход элемента НЕ соединен с . первым входом второго элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены соответственно с одними иэ входов первого и второго ключей, выход одновибратора соединен с первым входом третьего элемента ИЛИ, вторые входы элементов ИЛИ и один из входов третьего ключа соединены с выходом блока контроля, другие входы ключей соединены с шиной питания а выходы - с другими входами блоков памяти, выход третьего элемента-ИЛИ соединен с управлявшим входомуправляемого элемента задержки,На чертеже приведена структурнаясхема предлагаемого резервированного ЗУ,Устройство содержит регистр 1 адреса,один из разрядов 2 которого служит длязанесения признака обращения в первый3 или второй 4 рабочие блоки памяти,резервный блок 5 памяти, в который занесена сумма по модулю два информациис одинаковыми адресами из блоков 3 и 4памяти, первый 6 и второй 7 коммутаторыпричем выходы первого коммутатора 6соединены с выходами блока 8 контроля,а выходы второго коммутатора 7 соединены с входами сумматора 9. Устройство содержит также генератор 10 тактовых импульсов, третий коммутатор 11, элементы И 12, первый 13 второй 14 и третий 15 ключи, подсоединяющие блоки 3-5 памяти к шине 16 питания, одновибратор 17,. первый 18, второй 19 и третий 20 элементы ИЛИ, элемент НЕ 21 и упрыляемый элемент 22 задержки.Устройство работает следутощим образом. Адрес ячейки, к которой необходимо3 1037347 4один из разрядов 2 которого заносятся рует аналогично описанному В моментпризнак обращения к первому 3 или второ- смены информации в разряде 2 регистра 1му 4 рабочему блоку памяти. Если обра- ацреса происходит отключение блока 4щение производится к блоку 4 и управля- от шины 16 питания (поскольку черезющий сигнал на выходе разряда 2 регистра 5 элемент НЕ 21 на вход ключа 14 поступавдреса логический О, считанная с блокает сигнал логической 1") и подключение4 информация через первый коммутатор к шине 16 питания блока 3, В момент,6 поступает на входы блока 8 контроля смены информации в разряде 2 регистраи коммутатора 11, Блок 3 отключен от 1 адреса одновибратор 17, который формишины 16 питания с помощью ключа 13 10 рует как по переднему (логический Оуправляющим сигнадом логический О" переходит в логическую "1), так и пос выхода разряда 2 регистра адреса че- заднему фронту сигнала (логическая "1рез вход элемента ИЛИ 18, а резервный переходит в логический О) управляющийблок 5 отключен от шины 16 питания с сигнал, который, поступая через элементпомощью ключа 15 сигналом логичес15 ИЛИ 20, на управляющий вход элементакий О (с выхода блока 8), который 22 задержки, вызываетзадержку поступлеинтерпретируется как отсутствие ошибок ния тактовых импульсов от генераторав выходной информации, выбираемой из 10 на входы элементов И 12 на время,блока 4. На входы элемента ИЛИ.20 необходимое для окончания переходныхпоступают сигналы "логический "О" с выо процессов в блоке памяти. Если в процесхода одновибратора 17 и выхода блока 8 се выборки информации блок 8 обнаружитследовательно, на управляющий вход ошибки, на его выходе появляется сигналэлемента 22 задержки также поступает логическая ф 1;, который через элементысигнап логический О, по которому ИЛИ 18 и 19 и ключи 13-15.,подключаетуправляемый элемент 22 задержки не вно 25 блоки 3-5 к шине 16 питания независит задержку на поступление тактовых симо от того; к какому рабочему блоку вимпульсов от генератора 3.0 Коммутатор данный момент производилось обращение.11 по сигнапу "логический 0 с выхода Этот же сигнал логической "1" с выходаблока,8 подключает к входам элементов блока 8 поступает на вход элемента ИЛИИ 12 выходы коммутаторе 6, Если обра- зо 20 и далее на управляющий вход элементащение производится к блоку 3 (управляю-. 22 задержки. Восстановление искаженнойщий сигнал на выходэ разряда 2 регистра шрормации происходит как в известномадреса логическая 1), считанная из устройстве 2.блока 3 информация поступает через Технихо экономическое преимуществокоммутатор 6 на входы коммутатора изобретении заключается в снижении мощ 3511 и входы блока 8, который при от- ности, потребляемой устройством, примерсутствии ошибок в ивформапии функпиони- но в 3 раза,