Устройство для управления памятью

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А О 9) 8 (и) С 29/00; Ц 06 Г 9/ ГОСУДАРСТВЕННЫЙ ПО ДЕЛАМ ИЗОБРЕ МИТЕТ СССРИЙ И ОТКРЫТИЙ ЕТЕН ы ОПИСАН Б Ь 9 32Н.Барулин и К АВТОРСКОМ,Ф СВИ(54)(57) 1, УСТРОЙСТВО .ДЛЯ УПРАВЛЕНИЯ ПАМЯТЫ 0, содержащее .первый регистр, входы которого являются входами обращения устройства, а выходы подключены к входам коммутатора,выходы которого являются управляющими выходами устройства, и блоканализа данных, входы и одни из выходов которого являются соответственно инФормационными входами и выходами устройства, а другой выход являет"ся выходом .сигнала неисправности устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения надежрости устройства, в него введенывторой и третий регистры, блоки сравнения, дешифратор, первый элемент ИЛИи первая группа элементов И, причемвходы первой и второй групп входовблоков сравнения подключены соответственно к выходам второго регистраи к выходам третьего регистра, авходы третьей группы входов блоковсравнения соединены с одними из входов первого регистра, первый выхододного из блоков сравнения подключен к первому входу первого элемента И первой группы, первый вход каждого иэ последующих элементов Ипервой группы соединен с выходом пре.дыдущего элемента И первой группы,первые выходы других блоков сравнения подключены к вторым входам элементов И первой группы, управляющиевходы и вторые выходы блоков сравнения соединены соответственно с выходами дешиФратора и с входами пер-. вого элемента ИЛЙ, выход последнего из элементов И первой группы соедй ". нен с первыми управляющими входами коммутатора и блока анализа данных, вторые управляющие входы которых подключены к выходу первого элемента ИЛИ, входы второго и третьего регистров и входы дешифратора являются соответственно адресными и утав;ляющими входамй устройства.2. Устройство по п,1, о т л и ч а ю щ е е с я тем, что блок анализа данных содержит компараторы, регистры с четвертого по восьмой, второй элемент ИЛИ, группы элеме,тов И,с второй по седьмгую, группу элементов ИЛИ и элементы И, причем Е первые входы элементов И второй и пятой групп, третьей и шестой групп, Цф четвертой и седьмой групп соответст- и венно объединены и являются. входами Ъеае блока, вторые входы элементов И вто"рой, третьей и четвертой групп объе-динены и являются первым управляющим входом блока, вторые входы элементов И пятой, шестой и седьмой групп объединены и являются вторым управля щим входом блока, выходы элементов И второй, третьей и четвертой "групп, подключены соответственно к входам четвертого, пятого и шестого регистров, одни из входов первого и второг компараторов соединены с выходами пя ОО того регистра, выходы четвертого ре-гистра подключены к другим входам первого компаратора и .одним из входов третьего компаратора, другие входы старого соединены с вековми место- юсеф то регистра и другими входами вто" рого компаратора, первые выходы пер" вого и третьего компараторов подключены к входам второго элемента ИЛИ, выход которого и первый выход второго компаратора соединены соответственно с управляющими входами седьмого ивосьмого регистров, входы которых103 В 968 10 подключены соответственно к выходам элементов И второй и третьей групп, выходы седьмого и восьмого регистров соединены соответственно с первыми и с вторыми входами элементов ИЛИ группы, третьи, четвертые и пятые входы которых подключены соответственно к выходам элементов И пятой, шестой и седьмой групп, вторые выходы первого Изобретение отйосится к вычисли тельной технйке и может быть исполь- .зовано При построении цифровых вычис-лительных систем и автоматизированных.систем управления. 5Известно устройство, содержащееблоки обработки данных, главную память, панель управления, буфернуюпамять Ь 1 .Наиболее близким к предлагаемомуявляется устройство для управленияпамятью, содержащее регистр, блоккоммутации, три накопителя и блок анализа, причем каждый из Ь +3+И выходоврегистра соединен с одним иэ Ь +К+Мвходов блока коммутации, который содержит три группы по Ь+К+М выходов,причем каждый выход конкретной группы соединен с одним из Ь+К+М входовсоответствующего номеру группы нако- .пителя, каждый из М выходов каждого 20накопителя соединен с одним из Мвходов одной из трех групп входовблока анализа, соответствующей номеру накопителя где Ь, И, М - разряд,ность кода операции, адресной части 25и информационной части требованияна обслуживание, Причем К=К+Р,где г - число разрядов адресной частитребования,отводимой под номер накопителя, К - число разрядов адреса 30ячейки (или группы ячеек) Ь 2 .Недостатком известного устройства является низкая надежность, таккак оно не обеспечивает динамическоераспределение требований на хранениеинформации и режимов хранения в зависимости от плотности входного потока команд обращения и загруженности управляемой памяти или от приоритета поступающей на хранение инфор"мации,40Цель изобретения - повышение надежности устройства для управленияпамятью.Поставленная цель достигается тем,что в устройство для управления памятью, содержащее первый регистр,входы которого являются входамиобращения устройства, а выходы подключены к входам коммутатора, выхои второго компараторов соединены с,входами первого элемента И, выход которого подключен к первому входу второго элемента И, второй вход которогосоединен с вторым выходом третьегокомпаратора, выходы элементов ИЛИ:группы являются одними из выходов,блока, другим выходом которогоявляется выход второго элемента И,.ды которого являются управляющими выходами устройства, и блок анализа данных, входы и одни из выходов которого являются соответственно информационными входами и выходами устройства, а другой выход является выходом сигнала неисправности устройства, введены второй и третий регист ры, блоки сравнения, дешифратор, первый элемент ИЛИ и первая группа элементов И, причем входы первой и второй групп входов блоков сравнения подключены соответственно к выходам второго регистра и к выходам третьего регистра, а входы третьей группы входов блоков сравнения соединены с одними из входов первого регистра, первый выход одного из блоков сравнения подключен к первому входу первого элемента И первой группы, первый вход каждого из последующих элементов И первой группы соединен с выходом. предыдущего элемента И первой группы, первые выходы других блоков сравнения подключены к вторым входам элементов И первой группы, управляющие входы и вторые выходы блоков сравнения соединены соответственно с выходами дешифратора и со входами первого элемента ИЛИ, выход послед-. него из элементов И пеовой группы соединен с первыми управляющими входами коммутатора и блока анализа данных, вторые управляющие входы которых подключены к выходу первого элемента ИЛИ, входы второго и третьего регистров и входы дешифратора являются соответственно адресными и управляющими входами устройства.Блок анализа данных содержит компараторы, регистры с четвертого по восьмой, второй элемент ИЛИ, группы элементов И с второй по седьмую, группу элементов ИЛИ и элементы И, причем первые входы элементов И второй и пятой групп, третьей и шестой групп, четвертой и седьмой групп соответственно объединены и являются входами блока, вторые входы элементов И второй, третьей и четвертой групп объединены и являются первым45 управляющим входом блока, вторые входы элементов И пятой, шестой и седьмой групп объединены и являются вторым управляющим входом блока, выходы элементов И второй, третьей и четвертой групп подключены соответственнок входам четвертого, пятого и шестого регистров, одни из входов первого и второго компараторов сое динены с выходами пятого регистра, выходы четвертого регистра подключены к другим входам первого компаратора и одним из входов третьего компаратора, другие входы которого соединены с выходами шестого регистра и другими входами второго компа ратора, первые выходы первого и третьего компараторов подключены к входам второгб элемента ИЛИ, выход .которого и первый выход второго компаратора соединены соответственно с 2( управлдкщими входами седьмого и восьмого регистров, входы которых подключены соответственно к выходам элементов И второй и третьей групп, выходы седьмого и восьмого регистров соединены соответственно с первыми и с вторыми входами элементов ИЛИ группы, третьи, четвертые и пятые входы которых подключены соответственно к выходам элементов И пятой; шестой и седьмой групп, вторые выходы первого и второго компараторов соединены с входами первого элемента И, выход которого подключен к первому входу второго элемента.И, второй вход которого соединен с вторым выходом тре-З 5 тьего компаратора, выходы элементов ИЛИ группы являются одними из выходов блока, другим вйходом которого является выход второго элемента И.На фиг. 1 представлена функцио нальная схема предлагаемого устройства; на фиг. 2 и 3 - функциональные схемы блока анализа данных и блока сравнения соответственно. Предлагаемое устройство содержит первый регистр 1, коммутатор 2. На фиг, 1 показаны накопители 3 управляемой памяти. Устройство содержит также блок 4 анализа данных, второй регистр 5, блоки б сравнен.я, первую группу элементов И 7, первый элемент или 8, дешифратор 9 и третий регистр 10. На фиг. 1 обозначены Н входов 11, В входов 12 и М входов 13 обращения устройства.М,. в . Разрядность информационнойчасти), команды обращения, причем Н=К+С (где К - число разрядов адре са ячейки или группы ячеек управляемой памяти; С - число разрядов кода номера управляемого накопителя) .Блок анализа данных содержит(фиг.2) вторую 14, третью 14, 65 четвертую 14, пятую 15, шестую 15и седьмую 15 группы Элементов И,четвертый 16, пятый 17, шестой 18,седьмой 19 и восьмой 20 регистры,первый 21, второй 22 и третий 23компараторы, первый 24 и второй 25элементы И, второй элемент ИЛИ 26и группу элементов ИЛИ 27.Каждый блок сравнения содержит(фиг,3) восьмую группу элементов И28, девятый регистр 29, четвертый,компаратор 30, девятую группу элементов И 31, десятый регистр 32,пятый компаратор 33, третий элемент ИЛИ 34 и третий элемент И 35.На фнг. 1 и 2 обозначены такжеинформационные выходы 36 и выход 37сигнала неисправности устройства,первый 38 и второй 39 управляющиевходы блока анализа данных.Регистры 5 и 10 имеют К разрядовкаждый. Коммутатор 2 имеет Ч выходови несколько групп по М выходов,причем число групп выходов соответствует числу контролируемых накопителей 3.Устройство работает следующим образом.При включении устройства на еговходы 11 - 13 (фиг,2) начинают пОступать требования на запись и чтениеданных, т.е. команды обращения.Каждое требование поступает на регистр 1, предназначенный для хранения кода требования до момента егообслуживания устройством. При этомК первых из входов 11 (разрядов адресной части) требования поступаютв блоки б для анализа режима хранения записываемой или считываемойинформации,Если информация записывается врежиме контрольного хранения, топоступающий в компараторы 30 и 33(фиг.З) каждого блока б адрес ячеек.не попадет в области памяти, задавае,мые граничными адресами, хранящимися в .регистрах 29 и 32 блоков б.С выходов блоков б (фиг.1) на первые управляющие входы коммутатора 2и блока 4 поступает сигнал, обеспечивающий запись информации одновременно во все, например в три, накопители 3 (аналогично и для операциичтения, которая при этом реализуется с последующим анализом достоверности считанной информации в блоке 4). Если плотность входного потока требований велика (что чревато быстрым заполнением накопителей 3 при преобладании операций записи и потерей части требований), то выделяют области памяти, одинаковые во всех накопителях 3, в которые информация записывается и потом считывается в режиме самостоятельногохранения, В таком случае на входы ре.гистра 5 подают наименьший адресвыделяемой области памяти. Подаваяна вход дешифратора 9 код номера очередного блока б, записывают в регистры 29 и 32 выбранного блока б поступившие в регистры 5 и 10 граничныеадреса. Таким образом, области контрольного хранения в накопителях 3могут чередоваться с областями самостоятельного хранения, что особенноудобно при наличии в потоке требований, отличающихся различными приоритетами.Если адрес, поступивший с входон 11 на входы блоков б в их компараторы 30 и 33, попадает в область памяти, задаваемую граничными адресами, хранящимися в регистрах 29 и 32, то через элемент ИЛИ 8,на вторые управляющие входы блоков2 и 4 поступает сигнал, которыйобеспечивает запись (считынание)информации только в один иэ накопителей 3 в соответствии.с его номером, поступившим с части С входов 11йа регистр 1, При этом в блоке 4не осуществляется анализ на достоверность считанной информации.Коммутатор 2 выполняет коммутациюкода требования на один (в соответствии с кодом его номера) или одновременно на нсе накопители 3 в зависимости от режима хранения, которыйопределяет поступающие на управляющие входы коммутатора 2 сигналы. Сигнал с первого управляющего входа обеспечивает прохождение сигналов с входов коммутатора 2 на все накопите" ли 3, Сигнал с второго управляющего входа коммутатора 2 осуществляет прохождение требования только на один 40 из накопителей 3 в соответствии с кодом его номераБлок 4 предназначен для анализа(сраннения) данных, полученных в режиме .контрольного хранения от 45 всех, например трех, накопителей 3,и выдачи требуемого кода процессору или другому абоненту. Режим контроль" ного хранения обеспечивается сигналом, поступившим на вход 38 бло 4 При этом обеспечивается прохождение сигнала, поступившего на первый вход ,каждого из элементов И 14( -14Ф(фиг.2), Таким образом, н регистры 16, 17 или 18 заносится информация, считанная из соответствующего55 регистру 16, 17 или 18 накопителя 3. Причем регистр 19 дублирует регистр 16, а регистр 20 - регистр 17. В компараторах 21 - 23 считанные из разных накопителей 3 данные сравни вают. При совпадении,д 1 нных они поступают через элементы ИЛИ 27 на." входы Зб устройства. При несовпадении данных на выход 37 подается сигнал, который информирует абонента 65 о неисправностях н накопителях 3.При поступлении сигнала на вход 39блока 4 разрешается прохождение сигнала через каждый элемент И 151-15 у.При этом информационные сигналы поступают только на одну из группэлементов И 15 15 или 15(режим самостоятельного хранения),и на входы элементов ИЛИ 27 поступают сигналы только из одной группыэлементов И 15, 152 или 153, причемконтроль достоверности считанныхданных не осущестнляется.Регистры 5 и 10 предназначены дляхранения граничных адресов областейсамостоятельного хранения информациидо момента занесения их в регистры29 и 32 одного иэ блоков б,Дешифратор 9 управляет записьюграничных адресов в один из блоков б,соответствующий коду, поданному навходы дешифратора 9.Блоки б предназначены для храненияграничных адресов, сравнения поступившего адреса с граничными и формирования управляющих сигналов режимахранения информации в накопителях 3информации. Для этого при записиграничных адресов с выхода дешифратора 9, соответствующего выбранномублоку б, на управляющий вход блока 6 подают сигнал, обеспечивающийпрохождение сигналов на входы регистров 29 и 32.При поступлении входного адреса параллельно в компараторы 30 и 33 на их выходах формируются управляющие сигналы, соответствующие услониям попадания входного адреса в область граничных адресов, хранящихся в регистрах 29 и 32.Таким образом, предлагаемое устройство обеспечивает динамическое распределение требований и режимов хранения, определяемое плотностью входного потока команд обращения, загруженностью накопителей 3 илиприоритетом поступающей на хранение информации. Например, если плотность входного потока команд обращения ненелика, то каждое сообщение при наличии свободных областей памяти записывается во нсе, накопители 3 в режиме контрольного хранения. При этом повышается достоверность хранения информации. С увеличением плотности входного потока обращений или при отсутствии свободных областей памяти в накопителях 3 выделяют область индивидуального хранения путем задания граничных адресов области, что исключает потери информаций;",Технико-зкономическое преимущество предлагаемого устройства заключается н его более высокой надежности по сравнению с прототипом,,156 Тираж НИИПИ Государ о делам изоб 3035, Москва 594 Подписноетвенного комитета СССРтений и открытийЖ, Раущская наб., д. 4/