Резервированное запоминающее устройство

/00 ОСУДАРСО ДЕЛ ОПИСАН К АВТОРСКОМ ИЗОБРЕТЕН И ИДЕТЕЛЬСТВУ Ж 31 . Б. Масленниво СССР00, 1980,СССР0; 1978,ВЕННОЙ НОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54(57) РЕЗЕРВИРОВАННОЕ ЗАПОМИ НАЮШЕЕ УСТРОЙСТВО, содержащее блокисвертки по модулю два, блок поразрщного сравнения, блок управления, коммутатор и накопители информации, одни из входов которых соответственно объедине ны и являются адресными входами устройства, а выходы подключены к информационным входам блоков свертки по модулюдва, блока поразрщного сравнения и коммутатора, выход которого является выходом устройства, выходы блока порюряпного сравнения и блоков свертки помодулю два подключены к входам блокауправления, первый выход которого соединен с управляющим входом коммутатора, о т л и. ч а ю ш е е с я тем, что,с целью повышения надежности устройствав него введены счетчик импульсов, дешвфратор, элемент И и генератор импульсов, выход которого подключен к одному из входов элемента И, выход которо-.го соединен с одним из входов счетчикаимпульсов, другие входы которого подключены к апресным вхопам устройства, а. выходы - к входам дешифратора, выходыкоторого соединены с другими входаминакопителей информации, второй выходблока управления подключен к другомувходу алемента И и управляющим входамблоков свертки по модулю два.Изобретение относится к вычислитель ной технике и предназначено для использования в устройствах повышенной пав дежности, в частности в специализирован. ных вычислительных машинах. 5Известно резервированное запоминающее устройство, которое содержит три блока памяти, один из которых находятся в ненагруженномрезерве и соединен с источником питания через ключ, компараторы, служащие, для 0 сравнения выходной информации, блок конт,роля, блок регенерации, мажоритарный элемент и шины: адресную, обращения, останова и данных. В процессе выборки производится сравнение информации, посту.15 пающей иэ двух блоков памяти, и при несовпадении производится подключение резервного блока, При этом информация восстанавливается с помощью мажоритарного органа, а определение номера ро неисправного блока памяти производится с помощью блока контроля, входы которого соединены с выходами компараторов13.Непостатком этого запоминающего устройства является высокая сложность устройства, обусловленная наличием трех блоков памяти, хранящих идентичную информацию.Наиболее близким техническим реше- ЗО нием к изобретению является резервированное эапоминатощее устройство, содержащее накопители, блок управления, входйые коммутаторы, выходные коммутаторы, блоки свертки по модулю два, блок поразрядного сравнения, коммутатор, причем входыустройства соединены с соответствуюшими входами входных коммутат оров, выходы которых соединены с входами накопителей Выходы которых соедине 4 О ны с входами выходных коммутаторов, выходы которых соединены с входами соответствунхпих блоков свертки по модулю два, входами блока поразрядного сравнения и входами коммутатора, выход которого соединен с выходом устройства, выходы блоков свертки по модулю два и блока поразрядного сравнения соединены с входами блока управления, выходы которого соединены с управляющими входами входных и выходных. коммутаторов, управляющий выход блока управления соединен с управляющим входом комму- татора 21.Нщостатком иэвестногс устройства 15 является низкая надежность, обусловленная тем, что в случае построения устройства с двумя накопителями может исправляться лишь двухкратная ошибка,возникающая при отказе одного из накопителей, Ошибки кратности больше .двух неисправляются, поскольку становится невозможным определить номер отказывающего накопителя. Йля увеличения кратности исправляемой ошибки необхопимо увелйчивать число накопителей,Крометого входные и выходные коммутаторы необходимы лишь для построенияоперативных запоминакзцих устройств, вкоторых возможна коммутация входов ивыходов отказавшего разряда на резервный. В случае построения постоянного запоминающего устройства необходимость во входных и выхопных коммутаторах отпапает, но кратность исправляемой ошибки при этом снижается до епиницы.11 ель изобретения - повышение надежности устройстве за счет исправлениямногократных ошибок.Поставленная цель достигается тем,что в резервированное запоминающее устройство, содержащее блоки свертки помодулю два, блок поразрядного сравнения,Фблок управления, коммутатор и накопители информации, одни из в,одов которыхсоответственно объединены и являются адресными входами устройства, а выходы подключены к информационным входам блоков свертки по модулю два, блоха поразрядного сравнения и коммутатора, выход хоторого является выходом устройства,выходы бпока поразрядного сравнения иблоков свертки по модулю два подхлючены к входам блока управления, первый выход которого соединен с управляющим входом коммутатора, введены счетчик импульсов, дешифратор, элемент И и генератор импульсов, выход которого подключен к одному из входов элемента И, выход которого соединен с одним иэ вхо- ,дов счетчика импульсов, другие входы которого подключены к адресным входам устройства, а выходы, - к входамдешофратора, выходыкоторого соединены с другимн входами накопителей ивформации,второй выход блока управления подключен х другому входу элемента И и управляющим входам блоков свертки по модулюдва,На чертеже изображена структурнаясхема предлагаемого устройства.Устройство содержит блок 1 управления, коммутатор 2, выход 3 которого является выходом устройства, накопители 4информации, блоки 5 свертки по модулюдва и блок 6 поразрядного сравнения.Адресный вход 7 устройства связан свходами счетчика 8 импульсов и накопителей О. Устройство также содержитдешифратор 9, генератор 10 импульсов 5и элемент И 11,Каждый накопитель О разделен насегменты 12, управлщощий вход каждогоиз которых соединен с управляющимивходом соответствующего сегмента друго10, го накопителя и соответствующим вы-,ходом дешифратора 9. При этом все сегменты, кроме последнего; хранят рабочуюинформацию, а последний предназначаетсядпя хранения результата поразрядного сум 15мирования по мопулю для информации посовпадающим адресам иэ остальных (рабочих) сегментов.Устройство работает следующим обра.- зом. 20В исходном состоянии накопители Оисправны и обрабатывают одну и ту же, .информацию в виде адреса на вход 7., Ьпок 6 поразряцного сравнения выдаетсигнал об отсутствии неисправности в блок1 управления, Блок 1 выдает сигналразрешения использования информации содного из накопителей на коммутатор 2,который подсоединяет к выходу устройства3 один из накопителей О. Блок 5 и генератор 10 участия в работе не принимают,поскольку блокированы управляющим сигналом с выхода блока 1 управления. Счетчик 8 в этом случае выполняет рольгистра старших разрядов адреса, поступа З 5кщих по входу 7, производя выборку соответствующего сегмента 12 внутри накопителя О с помощью дешифратора 9.Выбор контактной ячейки внутри сегментаопределяют младшие разряды адреса, пос тупакзцие по входу 7 на вход накопителей О. При возникновении ошибки любойкратности в одном из накопителей блок,6 обнаруживает наличие отказа в поступивщеи информации и выдает соответствующий45сигнал на вход бпока 1 управления, Поэтому сигналу блок 1 блокирует про-".,хощдение информации от накопителей Онв выход 3. через коммутатор 2. На выходе блока 1 управлении появляется сиг-. нал, разрешающий работу блоков 5 и прохождение счетных импульсов от генератора 10 через элемент И 11 на счетный вход счетчнка 8. Этот же сигнал из блока 1 управления поступает в ШЗМ и производит приостанов вычислений до вьцеления достоверной информации. При этом счетчик 8 переводится в режим счета импульсов от генератора 10, Счетчик 8 производит по.псчет числа импульсов, равного числу сегментов 12, При этом . происходит выборка из кажпого сегмента по адресу в соответствии с информацией на входо 7. Так как пбследний сегмент содержит результат пора эрядного суммиромния в модулю два информации, нахоцящейся в остальны сегментах по совпадающим адресы в результате такой последовательной выбор; ки в блоке 5, производившем свертку ин формации, поступающей от исправного накопителя О, содержится нулевая информа ция, в другом блоке 5, производившем свертку информации, поступающей от неисправного накопителя О, содержится инфор-мация, отличная от нулевой. По этим сигналам от блоков 5, поступающим на входы блока 1 управления, последний вьшает сигнал на вход коммутатора 2; для присоединения к выхоцу 3 устройства исправного накопителя О, Одновременно с другого выхода блока 1 выдается сигнал, прекращающий прохожцение счетных импульсов от генератора 10 через элемент И 11 на счетный вход счетчика 8 и снимается сигнал "Приостанов вычислений ЦВМ", Таким образом производится обнаружение и локализация неисправностей.Прецлагаемое устройство обладает повышенной надежностью по сравнению с известным. Кратность исправляемой ошибки К и число накопителей Р в известном устройстве связаны отношением К2(Р 1), т. е. для исправлении Обратной ошибки требуется три накопителя, а для исправления 8-кратной ошибки требуется пять накопителей, тогца как в предлагаемом устройстве для выдачи правильной информации независимо от кратности ошибок требуется,два накопителя.ПодписноеСССР наб;п, 4/5 4 атент", г. Ужгород, ул. Прое Филиал ПП Составитель В. Рупако Безвершенко Техреп Т.Маточка К