Оперативное запоминающее устройство с автономным контролем

СОЮЗ СОВЕТСКИСОЦИАЛИСТИ 4 ЕСКРЕСПУБЛИК 19) И 1) 3(51) б 11 С 29/О ПИСАНИЕ ИЗОБРЕТЕ К АВТ о и ески адресели,с вы- треть- ответст ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ МУ СВИДЕТЕЛЬСТ(71) Московский ордена ТрудовогоКрасного Знамени инженерно-физичинститут(53) .681.327 (088,8)(56) 1. Авторское свидетепьство СССМ 748887, кп. О 11 С 29/00, 192. Авторское свидетельство СССМ 855739, кп. 6 11 С 29/00, 19(54) (57) ОПЕРАТИВНОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ, содержашее основной ный юкопитепь, дешифраторы, усипит бпок сравнения, бпок управпения,бпок .ввода и вывода информации, счетчик импульсов, генератор сигюПов, формироватепи сигюнов и элементы ИЛИ, причем выходы первого дешифратора подключены к входам первого усипитепя, выходы которо. го соединены с одними из входов основного адресного накопитепя, другие входы и выхоаь) которого подкпючены соответс венно к адресным вы.ходам и одним:из адресных входов второго усипитепя, дру гие адресные входы которого соединены с выходами второго дещифратора, управпяюшие входы дешифраторов и усипитепей подкпючены к выходам бпока управпения, первые выходы первого и второго формироватепей сигнапов соединены соответс венно с первыми входами первого и второгб элементов ИЛИ, выходы которых поа кпняены соответственно к первым и вто;рым входам блоке ввода и выводе информации, первый выход которого соединен с первым входом бпока сравнения, второй вход которого подключен к второму выходу первого формирователя сигнапов,а третий вход - к второму выходу второго формироватепя сигналов, третий выход которого соединен с первым входом первого формироватепя сигналов,.второй вход которого подключен к первому выходу генератора сигналов, второй выход которого соединен с первым входом счетчика импульсов, второй вхоа которого и первый вход генератора сигналов обьеаинены и являются установочным входом устройства, первым и вторым управпяюшими входами которого являются вторые входы первого и второго элементов И, а информационным ф входом устройства является третий вход бпока.ввода и вывода информации, о тп и ч а ю ш е е с я тем, что, с цепью С повышения надежности устройства, в него, введены ассоциативный накопитель, допоп-.н ф нитепьный адресный накопитель, коммутаторы, третий усилитель, савиговый ре гистр, третий и четвертый эпементы ИЛИ, причем одни из выходов первого коммутатора соединены с входами первого дешифратора, а другие выходы - с входами второго дешифратора и входами ассоци-, ативного накоцитепя, управпяющий вход которого поакпючен к первому выходу блока сравнения, а выходы - к входам второго коммутатора; выходы которого соединены с одними из адресных входов третьего усипитепя, аругие адресные входы и адресные выходы которого подключены к выходам и одним из входов дополнительного адресного накопителя другие входы которого соединеныходами первого усипитепя, входыего эпемента ИЛИ цоакпючены со10;7349 венно к выходам считывания второго итретьего усилителей, входы записи которых и выход третьего эпемента ИЛИсоединены соответственно с вторым выходом и четвертым входом бпока вводаи вывода информации, третий выход генератора сигналов подключен к входувторого формироватепя сигналов, а второй вход - к выходу четвертого элементаИЛИ, первый вход которого соединен свыходом сдвигового регистра, первый и Изобретение относится к вычислительной технике, в частности .к запоминающимустройствам, и может быть использованопри создании оперативных запоминающихустройств в интегральном исполнении.Известно оперативное запоминающееустройство с автономным контролем, ко. торое содержит накопитель адресные иразрядные формироватени, дешифраторы,тактовый генератор, генератор тестовыхпоспедовательностей и схему сравнения 1,Недостатками этого устройства явпяются большие аппаратурные затраты инизкая эффективность контроля,15Наиболее бпизким техническим решением к изобретению является оперативноезапоминающее устройство с автономнымконтропем, содержащее накопитепь, дешиф- .раторы, усипитепи, блок управления, блок 2 Оввода и вывода, счетчик, генератор, блоксравнения, "формироватепи импупьсов иэлементы ИЛИ. Выходы первого дешифратора подключены к входам первого усилитепя, выходы которого соединены свходами накопитепя, другие входы которого соединены с выходами второго усипитепя, входы которого подкпючены к выходам второго дешифратора, управпяющий вход которого соединен с первым выходом бпока управпения, другие выходыкоторого подключены соответственно куправпяющим входам первого дешифратора, первого и второго усилителя. Первмйвход бпока ввода и вывода соединен свыходом первого эпемента ИЛИ, второйвход соединен с выходом второго элемента ИЛИ, а выход подкпючен к первомувходу блока сравнения второй вход,когорого соединен с первым выходом пер второй входы которого подключены соответственно к первому входу генераторасигналов и второму выходу блока сравнения, третий выход которого и второйвход четвертого эпемента ИЛИ соединены соответственно с третьим входом иодним из выходов счетчика импульсов,другие выходы которого подкпючены кодним из входов первого коммутатора,другие входы которого являются адресными входами устройства. Мого формироватепя импульсов, второйвыход которого соединен с вторым входомпервого элемента ИЛИ, первый вход которого является первым внешним входомустройства. Третий вход бпока сравненияподключен к третьему выходу второгоформирователя импупьсов первый выходкоторого соединен с вторым входом второго элемента ИЛИ, первый вход которого является вторым внешним. входом устройства. Третий вход бпока сравненияподключен к третьему выходу второгоформироватепя импупьсов, первый выходкоторого подкпючен к второму входувторого эпемента ИЛИ, первый вход которого является вторым внешним входомустройства. Второй выход второго формирователя импульсов подключен к первому входу первого формирователя импупсов, второй вход которого соединен свторым выходом генератора, второй выход которого соединен с первым входомсчетчика, а первый вход соединен с вторым входом счетчика и третьим внешнимвходом устройства 2 . Недостатком известного устройства является низкая эффективность контроля обусловленная отбраковкой микросхем после выявления первого же неисправного эпемента памяти, что снижает надежность устройства.Цепь изобретения - повышение надежности устройства.Поставленная цепь достигается тем, что в оперативное запоминающее устройство с автономным контролем, содержащее основной адресный накопитепь, дешифраторы, усипители, бпок сравнения, бпок управпения, бпок ввода и вывода иь)менты ИЛИ, причем выхоцы первого дешифратора подключены к входам первого усипителя, выходы которого соединены с одними иэ входов основного адресного накопитепя, другие входы и выходы которого подключены соответственно к адресным выходам и одним из адресных входов второго. усипителя, другие адресные входы 1 о . которого соединены с выходами второго дешифратора, управляющие входы дешифраторов и усилитепей подкпючен к выходам блока управления, первые выходы первого и второгоформирователей сигналов соедииены соответственно с первыми входами первого и второго элементов ИЛИ, выходы которых подключены соответственно к первым и вторым входам блока ввода и вывода информации, первый выход которо- о го соединен с первым входом блока срав нения, второй вход которого подкпючен к второму выходу первого формирователя сигнапов, а третий вход - к второму выходу второго формироватепя сигналов,5 третий выход которого соединен с первым входом первого формирователя сигналов, второй вход которого подкпючен к первому выходу генератора сигнапов, второй выход которого соединен с первым вхоцом счетчика импульсов, второй вход которого и первый вход генератора сигналов объединены и являются установочным входом устройства, первым и вторым управпяюшими входами которого явпяются вторые входы первого и второго эпементов И, а35 информационным входом устройства является третий .вход бпока ввода и вывода информации, введены ассоциативный накопитель допопнительный адресный накопи40 тень, коммутаторы, третий усилитель, сдвиговый регистр, третий и четвертый элементы ИЛИ, причем одни иэ выходов первого коммутатора соединены с входами первого дешифратора, а другие выхо 45 ды - с входами второго дешифратора и входами ассоциативного накопитепя, управпяющий вход которого подключен к первому выходу блока сравнения, а выходы-,к входам второго коммутатора, выходы которого соединены с одними иэ адресных 5 О входов третьего усилителя, другие адресные входы и адресные выходы которого подкпючены к выходам и одним иэ входов дополнительного адресного накопителя, другие входы которого соединены 55 с выходами первого усипителя, входы третьего элемента ИЛИ подключены со ответственно к выходам считывания второго и третьего усилителей, входы записикоторых и выход третьего элемента ИЛИсоединены соответственно с вторым выхо-,дом и четвертым входом бпока ввода ивывода информации, третий выход генератора сигнапов подкпючен к вхрцу второгоформироватепя сигналов, а второй входк выходу четвертого элемента ИЛИ, первый вход которого соединен с выходомсдвигового регистра, первый и второйвходы которого подключены соответственно к первому входу генератора сигналов и к второму выхоцу бпока сравнения, третий выход которого и второйвход четвертого эпемента ИЛИ соединенысоответственно с третьим входом и однимиз выходов счетчика импупьсов, другиевыходы которого подключены к одним иэвходов первого коммутатора, другие входы которого являются адресными входами устройстваНа чертеже .приведена функциональнаясхема предпагаемого устройства.Устройство содержит первый дешифратор 1, первый усипитепь 2, основной адресный накопитель 3, бпок 4 управнения,второй усилитель 5, второй дешифратор6, первый коммутатор 7, допопнительныйадресный накопитепь 8, третий усипитепь9, первый эцемент ИЛИ 10, второй коммутатор 11, ассоциативный накопнтепь12, блок 13 ввода и вывода информации,счетчик 14 импульсов, второй 15 и третий 16 элементы ИЛИ, сдвиговый регистр.17, блок 18 сравнения, первый 19 ивторой 20 формирователи сигналов, генератор 21 сигналов и четвертый эпементИЛИ 22,Устройство работает следующим образом.Внешним сигналом "Автоном", посту-пающим на установочный вход устройства, устанавпиваются в начальное состояние счетчик 14, регистр 17 и запускается генератор 21, Счетчик 14 и формирователи 19 и 20, управляемые выходными сигналами генератора 21, обеспечивают работу устройства в режиме проверки работоспособности ячеек памяти накопителя 3, причем счетчик 14 обеспечивает последоватепьный перебор ячеек памяти при тестировании, формироватепь 19 вырабатывает внутренние сигналы Запись /считыванием а формирователь 20 вырабатывает внутренние сигналы. Элементы ИЛИ 15 и 16, а также коммутатор 7 управляют поступпением на дешифраторы 1 и 6 и блок 13 сигнапов либо с ввеш 1037349них, входов устройства, либо с выходов внутре нних бпоков.Выбор функционального теста, реапиэуемого на основе перечиспеннык бпоков, определяется в первую очередь особен ностями технологического процесса, а также емкостью накопителей, мошностными и временными параметрами устройства.Пусть в качестйе функционапьного теота выбран тест фПоследовательная запись-"0 считывание". В ходе тестирования считываемая информация поступает из бпока 1 3 в блок 18, гдеона сравнивается с истинной информацией. Если бпок 18 вырабатывает сигнап совпадения, то по 15 приходу следуюшего сигнала с выхода генератора 21 счетчик 14 формирует адрес спедующего эпемента памяти накопителя 3, Если считываемая информация вэ совпадает с истинной, бпок 18 выра батывает сигнал Ошибка, поступающий на регистр 17, счетчик 14 и накопитель 12. Этим сигналом производится запись адреса неисправного элемента памяти накопителя 3 в строку ассоциативных элементов памяти накопителя 12, которому соответствует эпемент памяти накопителя 8. Адрес очередного проверяемого эпемента памяти поступает как на. входы дешифраторов 1 и 6, так и на входы на копитепя 12, где сравнивается одновременно со всеми хранимыми адресами неисправных элементов памяти. При сов падении адресов коммутатор 11 выбирает соответствующий резервныйэлемейт памяти из накопителя 8 дня считывания или записи.Дпя проверки работоспособности элементов памяти накопителя 8 сигнал "Ошибка" блокирует счетчик 14 на вре мя, необходимое дпя записи и считывания из соответствующего эпемента памяти накопителя 8 погических сигнапов 1 ифОф. Если элемент памяти накопителя 8окаэапся также неисправным, после егозамены на следующий элемент памятинакопителя 8 по крайней мере две строкинакопителя 12 будут хранить одинаковый адрес из которых коммутатор 11выбирает ту,. в которую адрес записанпозднее, Останов генератора 21, т,е.окончание проверки, происходит пибо посигналу с выхода счетчика 14, поступающего на второй вход эпемента ИЛИ 22и означающего завершение выполнениятеста, либо по сигнану с выхода регистра 17, означающего превышение числаобнаруженных неисправны х эпементовпамяти накопитепя 3 над чиспом эпементов памяти накопителя 8, что означаетотбраковку микросхемы памяти в накопителе 3,В режиме внешних обращений, т. е.поспе окончания внутреннего тестирования,совпадение внешнего адреса с адресом,хранимым в накопитепе 12, означаетавтоматическую замену неисправногоэлемента памяти накопитепя 3 на исправный эпемент памяти из накопителя 8.Внутреннее тестирование может начинать-ся при подкпючении питания к устройству(без внешнего сигнала Автоном), дпячего установочный вход устройства допжен быть подклеен к шине питания.Таким образом, отбраковка микросхемыпамяти в контролируемом накопитепевыпопняется при обнаружении опредепееного бопее чем одного) числа неисправных элементов памяти в ней, за счетчего повышается надежность устройства.Технико-экономическое преимуществопредпеженного устройства эакпючается вего бопее высокой надежности по сравннию с известным1037349 ираж 594 Подписное филиал ППП фПатент, г. Ужгор ВНИИП кае 6020/55 Проектная,