Запоминающее устройство с самоконтролем

Номер патента: 1040526

Авторы: Летнев, Шакарьянц

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН з(59 ф 11 С 29/ ОБРЕ ЕЛЬСТВУ ком мута вход котороговходу элемента Ю Сл ОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ К АВТОРСКОМУ СВ(86) 1. Авторское свидетельство СССР, Иф 780870,кл.11 С 29/00, 1978,2. ЗаявкаЯпонии И 84-41176, кл. С, 11 С 29/00, 1980 (прототип) (84) (87) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, информационные выходы которого подключены к одним информационным входам блока сравнения и являются информац ционными выходами .устройства, выход -бло- ка сравнения является управляющим выходом устройства, адресные входы на; копите ля подключены к выходам пер" вой и - второй группы счетчика, такто- . вый вход которого подключен к первому управляющему входу накопителя и яаляется первым управляющим входом устрейства, информационные входы накопителя подклю- . чены к выходам элементов ИЛИ, одни.80104052 входы которых подключены к выходам первых элементов И, другие - к выходам вторых элементов И, одни входи которых являются информационными входами уст ройства, другие подключены к выходу элемента НЕ, вход которого. подключен к одним входам первых элементов И и является вторьвю управляющим входом устройства, о т л и ч а.ю щ е е с я тем, что, с цваао повышения точности контроля, оно содержит коммутаторы и элемент ЗАПРЕТ, выход которого подключен к второму управляющему входу накопителя, первый вход элемента ЗАПРЕТ является третьим управлшощим входом устройства, второй вход элемента ЗАПРЕТ подключен к соответствующему выходу счетчика, информационные входы коммутатора подключены к соответствующим выходам перуправляющие входы ены к выходам втовыхды товой группы счетчика,коммутаторов додключрой группы счетчика,ров подключены к другимсравнения, управлякяцийподюиочен к второму1 Щ 4Изобретение относится к вычислительной технике, в частности к запоминающимустройствам.Известно устройство для контроля оперативной памяти, содержащее блок формирования тестовых последовательностейблок управления, адресный блок, блокподключения матриц, блок и чати, блокобнаружения неисправностей, регистры,блок местного управления, схему срав- щнения, элементы И и элемент НЕ Г 13.Недостатком устройства являетсясложность, обусловленная применениемформирователей тестовых последовательностей, требующих большого обьема оборудования.Наиболее близкой к предлагаемой потехнической сущности является системадля проверки запоминающего устройства,содержащая счетчик, первую и вторуюгруппы элементов И, элемент НЕ, группуэлементов ИпИ, блок сравнения. К системе подключается проверяемый блок памяти. В этой системе источниками тестовой информации, записываемой в блокпамяти, являются младшие разряды счетчика, выходы которого являются адресными входами блока памяти 2 1.Однако такая система характеризуетсяневысокой достоверностью контроля, по-.скольку динамические качества адресногокода формирования теста слишком ограничены из-за различной скорости сменыинформации в разных разрядах блока памяти.Бель изобретения - повышение точнос 35ти контроля.Поставленная цель достигается тем,что в запоминающее устройство с самоконтролем, содержащее накопитель, ин 40формационные выходы которого подключены к одним информационным входам блока сравнения и являются информационнымивыходами устройства, выход блока сравнения является управляющим выходомустройства, адресные входы накопителя45подключены к выходам первой и второйгруппы счетчика, тактовый вход которогоподключен к первому управляющему входу накопителя и является первым управляющим входом устройства, информационные входы накопителя подключены к выходам элементов ИЛИ, одни входы кото. рых подключены к выходам первых элементов И, другие - к выходам вторых элементов И, одни входы которых являют ся информационными входами устройства, , другие подключены к выходу элемента НЕ, вход которого подключен к одним 0526входам первых. элементов И и являетсявторым управляющим входом устройства,дополнительно содержит коммутаторы иэлемент ЗАПРЕТ, выход которого подключен к второму управляющему входунакопителя, первый вход элемента ЗАПРЕТявляется третьим управляющим входом устройства, второй вход элемента ЗАПРЕТ подключен к соответствующему выходу счетчика, информационные входы коммутатора подключены к соответствующим выходам первой группы счетчика, управляющие входыкоммутаторов подкл чены к выходам второй группы счетчика, выходы коммутаторов подключены к другим входам блокасравнения, управляющий вход которогоподключен к второму входу элементаЗАПРЕТ.На чертеже приведена функциональнаясхема предлагаемого устройства.Устройство содержит счетчик 1, служащий для задания кодов адресов проверяемого блока 2 памяти, блок 3 сравнения, элемент НЕ 4, первую группу элементов И 5, вторую группу элементовИ 6, управляющий вход 7 (вход синхронизации) устройства, управляющий вход8 устройства, т младших разрядов 9счетчика 1, информационные входы 10устройства, информационные выходы 11устройства, группу элементов ИЛИ 12,коммутаторы 13, управляющий вход 14(запись-считыванием) устройства, 0 старших разрядов 15 счетчика, элемент ЗАПРЕТ 16,Вход 8 и первая 5 и вторая 6 группыэлементов И устройства предназначеныдля подключения к информационным входамблока 2 памяти либо младших щ разрядов счетчика 1 (через коммутаторы 13),либо входных шин 10 устройства при работе от внешнего источника тестовой .последовательности.Устройство работает следующим образом.На входе 8 устройства устанавливается высокий уровень сигнала. Счетчик 1обнуляется (цепи обнуления условно не показаны). На выходах 15 счетчика 1 присутствуют низкие уровни сигналов. Инфор -мационные входы коммутаторов 13 подключены к п младшим разрядам счетчика 1 таким образом, что выход каждогоиз ъ разрядов счетчика 1 скоммутированс выходом только одного (любого) коммутатораеПо входной шине 7 поступают импульсы синхронизации, при этом через элемент ЗАПРЕТ 16 Разрешено прохождение3 10405 импульсов записи на вход блока 2 памяти. Тевуще значение кодов счетчика 1 поступает на адресные входы блока 2 па мяти, а на его информационные входы поступает текущее значение кодов млад- ших щ разрядов счетчика 1 через ом-мутаторы 13, открытую группу элементов И 6 и группу элементов ИЛИ 12.Происходит рабочийцикл записи информации в блок 2 памяти. Через 2 адреса 0 происходит изменение кода на выходах 15 счетчика 1 и к каждому информацнойному входу блока 2 памяти коммутаторы 13 подключают другие разряды счетчика 1. Таким образом, в каждый разряд блока 2 памяти в различных щасдах (деятельностью 2 периодов синхрочастоты) записывается информация с различных младших разрядов счетчика 1, чем достигается выравнивание скорости смены юформации в разных разрядах блока 2 памяти, т. е. динамические качества про верки улучшаются. Через 2 . адреса вйвесь блок 2 памяти записывается тесто 26 4вая информация. Сигнал с выхода (о + 1) разряда счетчика 1 поступает на управляющий вход элемента ЗАПРЕТ и запрещает прохождение импульсов записи на блок 2 памяти. Одновременно разрешается работа блока 3 сравнения. В следующем цикле происходит считывание ин формации из блока 2 памяти и сравнение с с записанной в режиме записи информацией. В случае несовпадения записанной и считываемой информации по каким-либо адресам появляется сигнал фНе равноф на выходе устройства. Количество управляющих шин коммутаторов Ря Гт 3 р где т - количество информационйых шин. Лля 16-разрядных блоков памяти могут быть применены коммутаторы 16 х 1 с четырьмя управляюцвми входами.Таким образом, введение в предлагаемое устройство элемента ЗАПРЕТ и коммутаторов позволяет существенно повысить достоверноезь контроля за счет выравнивания скорости смены информации в раз; ных разрядах проверяемого блока памяти.1040526 ВНИИПИ Заказ 6937/5 филиал ППП Патен якираж 5 94 Подписное город, ул. Проектная, 4

Смотреть

Заявка

3399266, 22.02.1982

РОСТОВСКОЕ ОСОБОЕ КОНСТРУКТОРСКОЕ БЮРО

ЛЕТНЕВ ОЛЕГ ВАСИЛЬЕВИЧ, ШАКАРЬЯНЦ ЮРИЙ СУРЕНОВИЧ

МПК / Метки

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

Опубликовано: 07.09.1983

Код ссылки

<a href="https://patents.su/4-1040526-zapominayushhee-ustrojjstvo-s-samokontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с самоконтролем</a>

Похожие патенты