Устройство для контроля памяти

СОЮЗ СОЕЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11 С 29 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТВ(56) 1. Авторское свидетельстВо. СССРИ 744737, кл. О 11 С 29/00, 1978.2. Авторское свидетельство СССРпо заявке У 3286966/18-24,кл. а 11 С 29/00, 1981 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПА -МЯТИ, содержащее формирователь контрольных ситналов, .регистры, первыйкоммутатор, формирователь сигналовошибки, формирователь сигналов за-.писи, блок управления, первую схему сравнения, формировательсигналовчетности, дешифраторы, блок исправления ошибок и первый элемент ИЛИ,причем первый выход формирователяконтрольных сигналов .подключен к одним из входов первого регистра, выход которого соединен с первыми входамй первого коммутатора, блок исправления ошибок и Формирователя сигналов ошибки, второй вход которого,подключен к выходу второго регистра,а выход - к первому входу первойсхемы сравнения, входу первого дешифратора и.входу Формирователя сигналов четности, выход которого соединен с первым входом второго дешифратора, второй и третий входыкоторого подключены соответственнок выходу первого элемента ИЛИ и к.нулевому выходу первого дешифратора, информационный выход которогосоединен с вторыми входами блока исправления ошибок и первого. коммутатора,.выход которого подключен к первому входу Формирователя сигналовзаписи, второй вход и выход которого соединены соответственно с контрольным выходом первого дешифратора и с вторым входом первой схемысравнения, выходы которой подключены,.8020865 А к входам первого элемента ИЛИ, вход : Формирователя контрольных сигналов и третьи входы первого регистра и первого коммутатора соединены соот-ветственно с первым, вторыми третьим выходами блока управления, четвертый выход которого, второй выход Формирователя .контрольных сигналов, выход первого коммутатора и выход формирователя сигналовзаписи явля+ ются соответственно управляющим выходом, выходом корректирующих сигналов, информационным выходом и выходом записи устройства, второй вход первого регис=ра и вход второго регистра объединены и являются информационным входом устройства, о т л ич а ю щ е. е с я тем, что, с целью повышения точности контроля устрой- файф ства, в него введены второй коммута- ЪЯР тор, вторая схема сравнения, третий и четвертый регистры, второй, третий, четвертый и пятый элементы ЙЛИ, при- д чем входы второго коммутатора под- ф ключены соответственно к выходу бло" ка исправления ошибок, к выходу формирователя сигналов ошибки и к пятому выходу блока управления, авыходы - к одним из входов третьего регистра и второй схемы сравнения, выходы которой соединены с входами четвертого регистра, входы второго, третьего и четвертого элементов ИЛЙ подключены соответственно к выходам третьего регистра, к выходам четвер-. того регистра и к выходам второго дешифратора, а выходы - к входам пятого элемента ИЛИ, выход которого сиЖинен с входом блока управления,. шестой и седьмой выходы которого подключены соответственно к управ" ляющим входам третьего и четвертого регистров, другой вход второй схемы сравнения соединен с третьим выходом формирователя контрольных сигналов, выходы Формирователя сигналов четности, первого элемента ИЛИ, нулевой1020865 10 выход первого дешифратора, выходытретьего и четвертого регистров являются соответственно первым - пятымвыходами контрольных сигналов устройства, третий выход формироватеИзобретение относится к вычислительной технике и может быть использовано при разработке аппаратуры для контроля памяти и запоминающих устройств с коррекцией ошибки.Известно устройство, содержащее генератор кодов ошибки, дешифратор, схемы формирования синдрома, регистры и блок управления 1 .Недостатком данного устройства является низкая точность при локализации неисправностей.Наиболее близким к предлагаемому является устройство для контроля памяти, содержащее регистры, коммутатор, формирователи сигналов ошибки и четности, схему сравнения, дешифратор, блоки управления и контроля и элемент ИЛИ 2 .Недостатком известного устройства является низкая точность при локализации неисправностей, так как оно позволяет локализовать неисправность с точностью до двух блоков. Цель изобретения - повышение точности контроля устройства.Поставленная цель достигается тем, что в устройстве для контроля памяти, содержащее Формирователь контрольных сигналов, регистры, первый коммутатор, формирователь сигналов ошибки, формирователь сигналов записи, блок управления, первую схему сравнения, формирователь сигналов четности, дешифраторы, блок исправления ошибок и.первый элемент ИЛИ, причем первый выход формирователя контрольных сигналов подключен к одним из входов первого регистра, выход которого соединен с первыми входами первого коммутатора, блока исправления ошибок и формирователя сигналов ошибки, второй вход которого подключен к выходу второго регистра, а выход - к первому входу первой схемы сравнения входу первого дешифратора и входу формирователя сигналов четности, выход которого соединен с первым входом второго дешифратора, второй и третий входы которого подключены соответственно к выходу первого элемента ИЛИ и к нулевому выходу первого дешифратора, информационный выход которого соеди 15 20 25 30 35 40 45 50 ля контрольных сигналов и выход второго регистра являются соответственношестым и седьмым выходамиконтрольных сигналов устройства. нен с вторыми входами блока исправления ошибок и первого коммутатора, выход которого подключен к первому . входу формирователя сигналов записи, второй вход и выход которого соединены соответственно с контрольным выходом первого дешифратора и свторым входом первой схемы срав. -нения, выходы которой подключены квходам первого элемента ИЛИ, входформирователя контрольных сигналови третьи входы первого регистра ипервого коммутатора соединены соответственно с первым, вторым и третьим входами блока управления, четвертый выход которого, второй выходформирователя контрольных сигналов,выход первого коммутатора и выходформирователя сигналов записи являются соответственно управляющимвыходом, выходом корректирующих сигналов, информационным выходом и выходом записи устройства, второй входпервого регистра и вход второго регистра объединены и являются информационным входом устройства, введенывторой коммутатор, вторая схема сравнения, третий и четвертый регистры,второй, третий, четвертый и пятыйэлементы ИЛИ, причем входы второгокоммутатора подключены соответственнок выходу блока исправления ошибок, квыходу формирователя сигналов ошибкии к пятому выходу блока управления,а выходы - к одним из входов третьего регистра и второй схемы сравнения,выходы которой соединены с входамичетвертого регистра, входы второго,третьего и четвертого элементов ИЛЙподключены соответственно к выходамтретьего регистра, к выходам четвертого регистра и к выходам второгодешифратора, а выходы - к входампятого элемента ИЛИ, выход которогосоединен с входом блока управления,шестой и седьмой выходы которогоподключены соответственно к управляющим входам третьего и четвертогорегистров, другой вхОд второй схемысравнения соединен с третьим выходо:формирователя контрольных сигналов,выходы формирователя сигналов четкоти, первого элемента ИЛИ, нулевойвыход пятого дешифратора, выходытретьего и четвертого регистров являются соответственно первым-пятымвыходами контрольных сигналов устройства, третий выход формирователяконтрольных сигналов и выход второго .регистра являются соответственношестым и седьмым выходамн контрольных сигналов устройства.На фиг.1 приведена функциональная схема предлагаемого устройства;на фиг.2 - функциональная схема бло" 1 Ока управления;Устройство содержит (Фнг.1) Формирователь 1 контрольных сигналов,первый 2 и второй 3 регистры, первый комМутатор 4, формирователь 5 5сигналов ошибки и формирователь бсигналов записи. На фиг.1 изображен контролируемыйнакопитель 7..Устройство содержит также блок 8управления, формирователь 9 сигналов четности первую схему 10 сравнения, первый элемент ИЛИ 11, первый 12 и второй 13 дешифраторы,блок 14 исправления ошибок, второйкоммутатор 15; третий регистр 16, 5второй элемент ИЛИ .17, вторую схему 18 сравнения, четвертый регистр19, третий 20,четвертый 21 и пятый 22элементы ИЛИ. На Фиг,1 обозначенысоответственно первый - седьмой выходы 23-29 контрольных сигналов устройства.Блок управления содержит (Фиг.2)триггер 30 режимов,- синхронизатор 31,счетчик 32 импульсов, третий 33 ичетвертый 34 дешифраторы и элемент З 5И 35,Устройство работает следующимобразом,Режим записи является подготовительным: в устройстве формируется 4 Ои записывается в накопитель 7 информация, имитирующая ошибку в работенакопителя 7 и используемая далеедля контроля правильности работыцепей коррекции ошибокЭто происходит следующим образом.Фбрмирователь 1 (Фиг,1) подсчитывает импульсы, поступающие на еговход с синхронизатора 31 (фиг,2)блока 8 И Формирует последовательность двоичных кодОв, отличающихсядруг от друга на единицу, преобразуетэту последовательность в совокупность кодовых комбинаций, в которыхединственная единицами передвигается с позиции на позицию (фбегущаяединицаф), которая поступает напервый выход формирователя 1. Навторой выход Формирователя 1 по.ступают контрольные разряды корректирующего кода, которые записываются бОв накопитель 7. Информационные разряды записываются в накопитель 7последовательно по адресам (адресные цепи накопителя условно не показаны) через регистр 2 и коммутатор 4.65 хранимая в накопителе 7 информация, содержащая по каждому адресу одну 1 единицу 1 в разных разрядах, при считывании рассматривается как нулевая информация, записанная с одной ошибкой"РВ режиме считывания информационные разряды с выхода накопителя 7 посту,пают. на регистр 2 (Фиг.1), а контрольные разряды. - на регистр 3, Выходные сигналы с этих регистров подаются на входы формирователя 5, на выходе которого формируется двоичный код номера разряда, в котором имеет место ошибка. Этот код расшифровывается дешифратором 12, с выхода которого информационные разряды подаются на блок 14. На выходе блока 14 при правильной работе устройства имеет место исправленная информация фнулиф во всех разрядах по всем адресам.Скорректированная информация черЕЗ. коммутатор 15 поступает на выход устройства. Кроме того, для обнаружения и локализации неисправностей в устройстве формируется пять контрольных сигналов (КС), которые также подаются на выходы 23-27 устройства. Рассмотрим последовательно формирование и смысл каждого из пяти КС.Первый КС на выходе. 23. Формирователь 9 определяет четность (выходной. сигнал формирователя 9 равен ф 1) или нечетность (выход 1 ной сигнал равен Оф) кода, содержащего ошибку. Формирование этого сигнала важно потому, что четный нулевой код номера разряда свидетельствует о наличии двух ошибок в считанной информации.Второй КС на выходе 24. Из вышеуказанного ясно, что необходмо йметь информацию о равенстве (сигнал ф 1 ") или неравенстве (сигнал ффО) нулю кода номера разряда, содержащего ошибку, Этот сигнал Формируется на нулевом выходе дешифратора 12.Третий КС на выходе 25Формирователь 6, который в штатном режиме работы используется для записи информации в накопитель 7, в режиме ,контроля используется для формирования контрольного сигнала. Сигналы с выхода дешифратора 12, соответ" ствующие информационным разрядам, через коммутатор 4 подаются на вход. Формирователя 6, с другого выхода дешифратора 12 непосредственно на вход формирователя 6 поступают сигналы, .соответствующие контрольным разрядам. По определению зтй сигналы совпадают с выходными сигналами формирователя 5, Поскольку формирователи 5 и 6 идентичны, при правильной их работе должны совпадать и выходные сигналы. Это контроли-. руется схемой 10 сравнения и эле 1020865ментом ИЛИ 11: при равенстве выходных сигналов формирователей 5 и 6 выходной сигнал элемента ИЛИ равен фнулю, в противном случае .единицеф,Четвертый КС на выходе 26. Скор ректированная информация, считанная из накопителя 7, через коммутатор 15 поступает на регистр 16 и контролируется элементом ИЛИ 17: при правильной информации выходные сигна лы регистров 16 равны нулю, в противном случае есть и единицы.Хотя четвертый контрольный сигнал многоразрядный, в первом случае присвоено ему условное значение ф 0,5 во втором случае - 1.Пятый КС на выходе 27. В следующий момент времени через коммутатор 15 блок 8 пропускает двоичный код с выхода формирователя 5. Схемой 18 сравнения он сравнивается с двоичным кодом счетчика на третьем выходе формирователя 1, При правильной работе устройства сравниваемые коды должны совпадать, а принеправильной-,25 нет.Хотя пятый КС - сигнал многоразрядный, в первом случае присвоим ему условное значение 0, во втором случае - 1, Любая неисправность приводит к останову устройства. Останов формируется в блоке 8 с помощью. элементов ИЛИ 17 и 20- 22 в конце каждого цикла считывания, когда уже сформировались все контрольные сигналы. Кроме пяти описанных выше контрольных сигналов выводятся также выходные сигналы формирователя 1 (на выход 28) и регист- ра 3(на выход 29).После останова устройства все эти сигналы анализируются автоматически или человеком, в результате чего локализуется неисправность в соответствии с приведенной ниже.Таким образом, предлагаемое устройство позволяет обнаружить и локализовать неисправности накопителя 7 с коррекцией ошибок с точностью, как правило, до одного функционального блока, что вдвое повышает точность контроля по сравнению с известным устройством, где неисправности локализуются с точностью до двух блоков.Технико-экономическое преимущество предлагаемого устройства заключается в более высокой точности контроля по сравнению с известным./43 Тираж 594 ПодписнБНИИПИ ГосударственноГо комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д 4/5 лнал ППП Патентф, г, Ужгород, ул. Проектная,