Устройство для сбора данных о работе эвм

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) П 1 Зав С 06 Р 15/3 ПИОАНИЕ ИЗОБРЕТЕ Н АВТОРСКОМУ С ЕЛЬСТВ ГОСУДАРСТЮННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Патент США У 3599091,кл, 324-73, опублик. 1971.2. Авторское свидетельство СССРР 499566, кл С 06 Р 9/10, 1976.3, Патент США У 3818458,кл. 340-172.5, опублик. 1974(54)(51) УСТРОЙСТВО ДЛЯ СБОРА ДАННЫХО РАБОТЕ ЭВМ, содержащее узел зондов,блок дифференциальных приемников,узел формирования стробов, первый шифратор, таймер, регистр режима, регистр ввода-вывода, мультиплексор,узел синхронизации, блок оперативнойпамяти и блок согласования форматов,информационный вход, управляющийвход-выход и информационный вход-выходкоторого соединены соответственно синформационным выходом блока оперативной памяти, управляющим и информационнья входами-выходами устройства, входи выход узла зондов подключены соответственно к первому информационномувходу устройства и информационномувходу блока дифференциальных приемников, первый и второй информационныевыходы которого соединены соответственно с входом узла Формирования стробов и первым информационным входомрегистра режима, выход узла формиро-,вания стробов подключен к входу первого шифратора, первым синхровходам ре. гистров режима и ввода-вывода и входу управления режимом узла синхронизации, второй и третий синкровходы, второй информационный вход и выход регистра режима соединены соответственно с выходом первого шифратора, первым выходом узла синхронизации, информационным выходом таймера и первым информационным входом мультиплексора, информационный вход, второй синхровход и выход регистра ввода-вывода подключены соответственно к втором информационному выходу блока дифференциальных приемников, второму выходу узла синхронизации и второму информационному входу мультиплексора, входы управления запросами и управления синхронизацией таймера узла синхронизации соединены соответственно с выходом признака блока оперативной памяти ( и выходом старшего разряда таймера,щс а выход мультиплексора подключен к информационному входу блока оперативной памяти, о т л и.ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем регист. рации типа выполняемой команды, объема массива обмена и среднего времени доступа к диску, оно содержит регистры старших и младших разрядов таймера, регистры адреса и кода операции диска, счетчики запросов процессора и диска, второй и третий шифраторы, блок измерения работы диска и блок управления, включающий триггер измерения, триггер пуска, триггер сбоя, два элемента ИЛИ, четыре элемента И, два элемента задержки, узел элементов задержки, три дешифратора, триггер запроса байта, генератор импульсов, счетчик режима, триггер сборадом пуска узла 19 синхронизации и управляющим входом-выходом блока 2. Выход разрешения приема блока 21 подключен к управляющему входу блока 18 измерения работы диска. Выходы 24, 25 и 26 управления измерением, управления запросом и начальной установки блока 16 согласования форматов связаны соответственно с входами измерения, запроса, установки блока 21, вы ходы запроса и сбоя которого подключены соответственно к входам 27 и 28 регистрации запроса и сбоя блока 16 согласования форматов, Вход-выход контроля блока 20 оперативной памяти 15 связан с блоком 21 управления устройством, адресный выход которого подключен к адресному входу блока 20 оперативной памяти, информационный выход которого связан с информацион ным входом блока 16, информационный и управляющий входь-выходы которого подключены к селекторному каналу 23 измеряемой ЭВМ. Первый синхровход регистра 10 старших разрядов тайме ра через второй шифратор 6 связан с выходом старшего разряда таймера 4, а второй синхровход соединен с третьим выходом узла 19 синхронизации. Четвертый, пятый и шестой выходы уз- З 0 ла 19 синхронизации соответственно соединень 1 с синхровходом регистра младших разрядов таймера и вторыми синхровходами регистров 12 и 13.Седьмой и восьмой выходы узла 19 соответ-з ственно подключены к входам счетчиков 14 и 15 запросов процессора. Выхо. ды обоих счетчиков связаны с первым, информационным входом регистра 10, второй информационный вход которого соединен с вторым информационным входом регистра 8 режима, информаци-онным выходом таймера 4, информационным входом регистра 11 младших разрядов таймера и первым информационным 45 входом регистра 12 адреса диска. Вто-. рой информационный вход регистра 12 адреса диска и информационный вход регистра 13 кода операции диска подключены соответственно к первому и .50 второму информационным,выходамблока 18 измерения работы диска, информационный вход которого связан с селекторным каналом 23. Выход 29 управления синхронизацией блока 18 соединен с 55 входом управления синхронизацией регистра диска узла 19 синхронизации, первым синхровходом регистра 13 кода операции диска и через третий шифратор 7 с первым синхровходом регистра 12 адреса диска, выход которого, а также выходы регистров 10 и 11 старших и младших разрядов таймера и регистра 13 кода операции диска соответственно подключены к третьему, четвертому, пятому и шестому информационным входам мультиплексора 17.Узел 1 зондов предназначен для приема и передачи управляющих и информационных сигналов от процессора 22 к блоку 2 дифференциальных приемников и содержит ряд зондов, каждый иэ которых построен на основе усилителя с парафазным выходом, заключенного в корпус, к которому подведены линии питания и земли от блока 2. Зонд имеет два вывода: сигнальный и земляной для подсоединения к различным контактам узлов центрального процессора 22. Ниже приведен сос. тав управляющих и информационных сигналов (на примере процессора ЭВМ ЕС).Управляющие сигналы:- строб регистра ключа (С 1);- инверсия строба счетчика адреса команды (С 2)- выход дешифратора шины Х локальной памяти (СЗ),- выход дешифратора шины У локальной памяти (С 4);сигнал выполнения микрокоманды "Память" с функцией записи слова (С 5),- .бит прерывания от ввода-вывода из регистра прерывания (С 6);- код операции иэ регистра кода операции (С 7);строб второго байта регистра второго операнда блока расширенной локальной памяти (С 8);- строб третьего байта регистра второго операнда блока расширенной локальной памяти (С 9).Информационные сигналы:- ключ защиты памяти иэ слова состояния программы (С 10),бит "Супервизор - задача" (С 1 1);бит "Ожидание - счет" (С 12),- бит "Стоп - работа" (С 13),- бит режима работы "Базовый - расширенный" (С 14),- адрес канала и адрес внешнего устройства из команды "Начать ввод- вывод" (С 15),- код (С 16) причины прерывания от ввода-вывода (адрес канала н адрес внешнего устройства).Блок 2 дифференциальных приемников предназначен для приема и усиле-. ния сигналов, принимаемых с витых пар зондов. Передача сигналов на выход блока 2 контролируется с помощью разрешающего сигнала (ЕТРАБ) из блока 21 управления устройством. В свою очередь, из узла дифференциальных приемников в блок 21 управления устройством поступает сигнал (ТРАВ) состояние .процессора "Стоп - работа" (С 13).Узел 3 формирования стробов, (фиг. 2) содержит первый 30 и второй 31 элементы И и элемент 32 сравнения. На вход первого элемента И 30 поступают сигналы С 1 и С 2, при этом на выходе формируется сигнал СТ 1, указывающий на смену слова состояния программы. На вход второго элемента И 31 поступают сигналы СЗ - Сб, на выходе формируется сигнал СТ 2, указывающий на наличие новой причины прерывания от ввода-вывода. На вход элемента 32 сравнения поступают сигналы С 7-С 9, а также код команды "Начать ввод-вывод" с тумблерного набора (не показан). При равенстве кода тумблерного набора с кодом С 7 при .условии С 8 и С 9 вырабатывается сигнал СТЗ, указывающий на то, что .выполняется команда "Начать ввод-вывод" и при этом уже установлены адреса канала и внешнего устройства. Из узла 3 сигналы СТ 1, СТ 2, СТЗ поступают в шифратор 5 и узел 19 синхронизации; СТ 1 - в регистр 8 режима; СТ 2 и СТЗ, - в регистр 9 ввода-вывода.Таймер 4 предназначен для создания непрерывной временной шкалы и представляет собой 36-раэрядный двоичный счетчик, вход которого подключен к блоку 21 управления устройством (добавление единицы по сигналу СИ 1). Сигнал на выходе старшего разряда таймера 4 появляется при пеРреполнении:восемнадцатого разряда.18 младших разрядов таймера 4 подключены к второму. информационному входу регистра 8 режима, информационному входу регистра 1 1 младших разрядов таймера и первому информационному входу регистра 12 адреса диска и свя Первый шифратор 5 кодирует СТ 1 в0001, СТЗ в 0010 и СТ 2 в 0011. Второй шифратор 6 преобразует сигнал. переполнения таймера 4 в код 01001.На вход третьего шифратора 7 с выхода управления синхронизацией блока 18измерения работы диска поступают сигналы начала и конца команд установки (КУ, КУ), поиска (КП КП ),обмена (КО, КО ). Шифрация выполняется следующим образом: КУ 1, - 1001КУ - 1010; КП- 0111; КП - 100(ЦКО- 0101, КО,( - 0110.Регистр 8 режима предназначен дляхранения первого слова процессора ипредставляет собой 30-разрядный регистр с цепями занесения, выдачи и 30сброса информации. Иа первый информационный вход регистра 8 режима изблока 2 дифференциальных приемниковпоступают сигналы С 10 (5-8), С 11 (9),С 12 (10) и С 14 (11) (в круглых скобках указаны разряды регистра 8 режи ма). Прием этих сигналов стробируется сигналом СТ 1, по которому в регистре 8 режима формируется слово процессора (Сл.ЦП), имеющее следующий формат:Бит0-345-89451112-29 ЗначениеКод слова (0001)Признак слова (О)С 10С 11С 12С 14Время по таймеру На второй информационный вход ре- гистра 8 режима (биты 12-29) поступают 18 младших разрядов таймера 4 по сигналу с первого выхода узла 19 синхронизации. 55 Регистр 9 ввода-вывода предназначен для хранения второго слова про" , цессора и представляет собой 16-раз,рядный регистр с узлами сброса, заэаны с вторым информационным входом регистра 10 старших разрядов таймера.Шифраторы 5-7 предназначены длякодирования управляющих сигналов, 5 поступающих на их входы и имеют че тырехразрядные выходы, связанные соответственно с разрядами 0-3 регистра 8 режима и регистра 12 адреса диска. Выход второго шифратора б - пяти раз рядный и подключен к разрядам 0-4 регистра 10 старших разрядов таймера.18 1121679 17 несения и выдачи информации. В разряды 0-15 регистра 9 ввода-вывода пос. тупают с выхода блока 2 дифференциальных приемников сигналы С 15 при наличии на первом синхровходе сигна. ла СТЗ или сигналы С 16 при наличии 3Сл. НВВ: Бит Регистр 8 0-3 Код слова (0010) Признак двойного слова (1)Нули 5-11 12-29 Время по таймеру Адрес канала иадрес внешнегоустройства в команде "Начатьции, причем биты 0-4 его связаны свыходом второго, шифратора 6, биты 5-8 25 и 9-12 соответственно с выходами счет- .чиков 14 и 15 запросов процессораи диска, а 18 старших разрядов таймера 4 подключены к разрядам 13-30регистра 10 старших разрядов таймера.30 Регистр 11 младших разрядов таймера служит для хранения второгослова таймера и представляет собой18-разрядный регистр с цепями сброса, занесения и выдачи информации,на информационнын вход корго поступают 18 младших разрядов таймера 4.При переполнении восемнадцатогоразряда таймера 4 его содержимое полностью копируется в регистры 11 и 10 40 младших и старших разрядов таймера,при этом формируется слово таймера(Сл. ТМ).Значение Регистр 9 1 0-15 Бит 0-4 Регистр 10 Код слова (01001) Число потерянных (необслуженных) запросов процессора между двумяпереполнениями ,таймераЧисло потерянных запросов диска 9" 12 13-30 Старшие разрядытаймера Младшие разрядытаймера 0-1 7 Регистр 11 Сигналы СТ 2 и СТЗ, поступающие на вход управления режимом узла 19 синхронизации в виде признака двойного слова после обработки, передаются с первого выхода узла 19 на установку четвертого бита регистра 8 режима. Формат Сл. ПВЫ отличается от формата Сл. НВВ тем, что код слова равен 0011, а в разряды (0-15) регистра 9 ввода-вывода поступают адрес канала и адрес внешнего устройства из кода причины прерывания от . ввода-вывода.Регистр. 10 старших разрядов таймера предназначен для хранения первого слова таймера и представляет собой 31-разрядный регистр с цепями сброса, занесения и выдачи информана первом сннхровходе регистра 9 сигнала СТ 2.По сигналам СТ 2 и СТЗ загружаются оба регистра 8 и 9, при этом формируются соответственно слова Сл.ПВЫ и Сл. НВВ.1Значение2 о 1121679 19 ой команды (Сл.НОК): Бит Значение0-3 Код слова (0101) 4 Признак слова (0) 5-12 Адрес диска Регистр 12 13 -30Время по таймеруСлово конца обменной. команды (Сл.КОК): Бит Значение Код слова (0110) Регистр 12 0-3 Признак двойногослова (1) Код операции5-12 1 3-300-15 Время по таймеру Объем обмена Регистр 13 Слово начала команды поиска (Сл.НКП): ЗначениеКод слова (0111)Признак слова (0)Адрес диска Бит Регистр 12 0-3 5-12 13-30 Время по таймерукоманды поиска (Сл.ККП): Словс конца Значение Бит Регистр 12 адреса диска предназначен для хранения первого слова диска и представляет собой 31-разрядный регистр с узлами сброса, занесения и выдачи информации. Биты 0-3 регист ра 12 адреса диска связаны с выходом третьего шифратора 7, восемнадцать. младших разрядов таймера 4 подключены к первому информационному входу регистра 12 адреса диска (биты 13- 30), а на второй информационный вход этогорегистра (биты 5-12) с выхода блока 18 измерения работы диска поступает адрес диска или код операции.Регистр 13 кода операции диска5 необходим для хранения второго слоСлово начала обменн ва диска и представляет собой 24 разрядный регистр с цепями сброса,занесения и выдачи информации. Инфор-мационный вход регистра 13 кодаоперации диска подключен к разрядам0-23, при этом на входы 0-15 с выхода блока 18 измерения работы диска поступают данные об объеме обмена,а на входы 0-23- адреса цилиндраи головки. По управляющим сигналам,поступающим на второй синхровходрегистра 13 кода операции диска изузла 19 синхронизации, в регистрах 12 и 13 формируются слова и двойные слова следующих форматов.1121679 21,Код слова (1000)Признак слова (О)Код операцииВремя по таймеру 0-3 Регистр 12 5-12 13-30 Слово начала команды установки (Сл.НКУ): Значение Бит Регистр 12 0-3 Код слова (1001) Признак двойногослова (1)Адрес диска 5-12 Время по таймеру 13-30 Регистр 13 0-15 Адрес цилиндра16-23 Адрес головки Слово конца команды установки (Сл.ККУ): Бит Значение Регистр 12 0-3 Код слова (1010)Признак слова (О)Код операции 5-12 40Первый узел 33 усилителей-передатчиков необходим для усиления и передачи в селекторный канал 23 сигналовуправления абонента (внешнего устройства): запрос абонента.на обслуживание (ТРБ-А), работа абонента (РАБ-А),адрес абонента (АДР-А), управлениеот абонента (УПР-А), информация або-нента (ИНФ-А). 13-30 ВрСчетчики 14 и 15 запросов процессора и диска - четырехразрядные ипредназначены для подсчета соответственно числа потерянных запросов отпроцессора и диска.Блок 16 согласования форматов(фиг. 3) служит для приема 36-разрядного числа из блока 20 оперативнойпамяти, побайтной его распаковки ипередачи с помощьк 1 схем интерфейсаввода-вывода ЕС ЭВИ в селекторныйкакал 23, а также приема информациииз селекторного канала 23 под управ"левием блока 21. В состав блока 16входят первый узел 33 усилителей-передатчиков, узел 34 управления блоком50согласования форматов, первый 35и второй 36 узлы усилителей-приемников, узел 37 контроля, регистр 38команд, первый дешифратор 39,узел 40сравнения, первый мультиплексор 41,регистр 42 .собственного адреса,узел 43 свертки, второй узел 44 усилителей-передатчиков, регистр 45 емя по таймеру1байта состояния, второй мультиплексор 46, второй дешифратор 47, счетчик 48 байт и регистр 49 слова. Узел 34 управления блоком согласования форматов (фиг. 4) предназначен для"управления,обменом между селекторным каналом 23 и блоком 20 оперативной памяти и содержит первый элемент ИЛИ 50, первый 51 и второй 52 элементы И(кружками на фиг. 4 обозначены инверсные входы и выходы элементов), триггеры 53 и 54 управления абонента и окончания начальной выборки, третий 55, четвертый 56 и пятый 57 элементы И, триггер 58 информации абонента, первый 59, второй 60 и третий б элементы задержки, шестой 62 и седьмой 63 элементы И, триггер 64 выполнения команды, восьмой 65 и девятый 66 элементы И, триггер 67 байта данных, десятый элемент И 68, триггер 69 начальной выборки, одиннадцатый 70 и двенадцатый 71 10 элементы И, второй элемент ИЛИ 72, триггер 73 продолжения, тринадцатый 74, четырнадцатый 75, пятнадцатый 76, шестнадцатый 77 и семнадцатый 78 элементы И, третий эле мент ИЛИ 79, восемнадцатый элемент И 80, триггер 81 работы абонента, девятнадцатый элемент И 82, четвертый элемент ИЛИ 83, четвертый элемент 84 задержки, двадцатый 85, два дцать первый 86 и двадцать второй 87 элементы И и пятый элемент ИЛИ 88.Первый выход первого узла 35 усилителей-приемников связан с вторым25 элементом 60 задержки, а также с третьим 55, пятым 57, седьмым 63, восьмым 65 и девятым 66 элементами И, второй вход - с десятым 68, шестнадцатым 77, семнадцатым 78 и восемнадцатым 80 элементами И, третий выход - с первым элементом 59 задержки и двенадцатым элементом И 7 1 и четвертый выход - с пятнадцатым 76 и девятнадцатым 82 элементами И. Первый выход первого дешифратора 39 свя-З 5 зан с третьим элементом И 55, а также с входом 24.3 блока 21 управления устройством; а второй выход - с четвертым элементом И 56. Первый выход регистра 45 байта состояния связан с первым элементом ИЛИ 50, десятым 68, шестнадцатым 77 и семнадцатым 78 элементами И, второй выход - с первым элементом ИЛИ 50 и седьмым элементом И 63, первый вход - с инверсным 45 выходом триггера 81 работы абонента, второй вход - с выходом четвертого. элемента И 56 и третий вход - с выходом второго элемента 60 задержки.Первый узел 35 усилителей-прием ников (фиг. 3) предназначен для усиления и приема из селекторного канала 23 сигналов управления канала: выборка устройства (ВБР-К),.ЛДР-К, УПР-К, ИНФ-К. Перечисленные сигналы 55 абонента и канала соответственно поступают в узел 34 управления блоком согласования форматов. Второй узел 36 усилителей-приемников содержит девять усилителей (байт и контрольный разряд) и предназначен для приема и усиления информацни от селекторного канала 23 адреса абонента или кода команды. Эти сигналы с выхода второго узла 36 усили телей-приемников соответственно поступают в узел 40 сравнения или регистр 38 команд, а также в узел 37 контроля, где выполняется свертка пос тупающего байта и сравнение полученного результата с контрольным разрядом.Первый дешифратор 39 предназначен для распознавания команд, выполняемых устройством для сбора данных о рабо" те ЭВМ (" Пуск", "Читать" ).Узел 40 сравнения используют для сравнения собственного адреса устройства, поступающего из регистра 42 собственного адреса, выполненного на тумблерах с адресом, поступающим с выхода второго узла 36 усилителей- приемников. Выход узла 40 сравнения связан с узлом 34 управления блоком согласования форматов.Узел 43 свертки содержит элементы сллжения по модулю два и предназначен для выработки контрольного разряда байта, поступающего с выхода первого мультиплексора 41 и передаваемого в селекторный канал 23 через второй узел 44 усилителей-передатчиков.Регистр 45 байта состояния представляет собой восьмиразрядный регистр и предназначен для хранения байта состояния, биты которого устанавливаются по сигналам из узла 34 управления блоком согласования форматов и блока 21 управления устройством.Выход регистра 45 байта состояния связан с узлом 34 управления блоком согласования форматов и первым мультиплексором 41.Второй мультиплексор 46 служит для передачи в первый мультиплексор 41 одного из четырех байтов с контрольным разрядом из регистра 49 слова в зависимости от состояния второго дешифратора 47, управляемого счетчиком 48 байт.Мультиплексор 17 .(фиг. 5) предназначен для передачи одного из информационных входов на 36-разрядный информационный вход блока 20 оператив" ной памяти, при этом до передачина выход мультиплексора 17 входная информация побайтно сворачивается и для каждого байта формируется контрольный разряд.В состав мультиплексора 17 входят узел 89 элементов ИЛИ, первый 90, второй 91, третий 92 и четвертый 93 элементы сложения по модулю два.Узел 89 элементов ИЛИ предназначен для передачи содержимого одного 10 из шести регистров (8-13) на первый информационный вход блока 20 оперативной, памяти, а также для выдачи первого, второго, третьего, четвертого байтов информации передаваемо го слова соответственно на первый 90, второй 91, третий 92 и червертый 93элементы сложения по модулю два. Узел 89 элементов ИЛИ,содержит 32 шестивходовых элемента ИЛИ, причем на 20 входы первого элемента ИЛИ узла 89 элементов ИЛИ поступают соответственно первые разряды регистров 8 и 9 режима и ввода-вывода, регистров 11 и 10 младших и старших разрядов, , 25 таймера, регистров 12 и 13 адреса диска и кода операции диска, а на входы второго элемента ИЛИ поступают вторые разряды указанных регистров и т.д, 30Элементы 90-93 сложения по модулю два предназначены для формирования соответственно первого, второго, третьего и четвертого контрольных разрядов байтов и передачи их на информационный вход блока 20 оперативной памяти.Блок 18 измерения работы дисков(фиг, 6) предназначен для интерпре"тации сигналов интерфейса ввода-вывода с целью опознания адресуемогоустройства, типа команды и формирования конкретных структур данных, помещаемых совместно с временем таймера 4 в виде слов диска в регистры 12 45и 13 адреса диска и кода операции диска.Блок содержит первый элемент И 94,первый 95 и второй 96 триггеры,входы 97 и 98, первый элемент ИЛИНЕ 99, третий триггер 100, второй 50элемент ИЛИ-НЕ 101, первый элемент 102задержки, первый узел 103 элементов И, регистр 104 адреса,: второйэлемент И 105, регистр 106 кода операции, узел 107 элементов ИЛИ-И, 55второй счетчик 108, регистр 109 бай-.та состояния, второй узел 110 элементов И, первый дешифратор 11 1, тре. тий 112 и четвертый 113 элементы И, второй дешифратор 114, первый счетчик 115, третий дешифратор 116, элемент ИЛИ 117, третий узел 118 элементов И, регистр 119 операции, четвертый триггер 120, пятый элемент И 121, второй элемент 122 задержки, узел 123 сравнения и регистр 124 уставки,Первый триггер 95 представляетсобой триггер с элементом И на входеи предназначен для опознания последовательности сигналов выборки, вводимой внешиим устройством, при этомчетвертый вход, связанный с выходомпервого элемента ИЛИ-НЕ 99 - входсброса, первый вход, связанный свыходом первого элемента И 94, второй вход, связанный с второй группойинформационных входов блока, третийвходсвязанный с третьей группой информационных входов блока, и пятыйвход, связанный с выходом второгоэлемента ИЛИ-НЕ 101, - входы элемента И, выход которого осуществляетустановку триггера,Второй триггер 96 представляет собой триггер с элементом И на входеи предназначен для опознания последо.вательности сигналов начальной выборки, при этом четвертый вход, связанный с выходом первого элемента ИЛИНЕ 99, - вход сброса, первый вход,связанный с выходом первого элемента И 94, второй вход, связанный стретьей группой информационных входов блока, и третий вход, связанныйс выходом первого элемента 102 задержки, - входы элемента И, выходкоторого осуществляет установкутриггера.Третий триггер 100 представляетсобой триггер с элементами И и ИЛИна входе и предназначен для разрешения работы результирующих каскадоврегистрирующего оборудования блока,при этом второй вход, связанный свыходом первого элемента ИЛИ-НЕ 99и пятый вход, связанный с выходомвторого элемента 122 задержки, входы элемента И, выход которого осуществляет сброс триггера, первый вход,связанный с третьей группой информационных .входов блока, третий вход,связанный с первым выходом первогоузла 103 элементов И, и четвертыйвход, связанный с выходом узла 123сравнения, - входы элемента ИЛИ, вьход которого осуществляет установку триггера.Второй счетчик 108 представляет собой 24-разрядный двоичный счетчик с цепями счета и предварительной 5 записи информации и предназначен для подсчета переданных байт данных в командах обмена и запоминания адреса цилиндра и головки и в командах установки, при этом второй вход, связанный с выходом элемента ИЛИ 117, вход сброса, первый вход, связанный с выходом четвертого элемента И 113,- счетный вход, информационный вход, связанный с седьмой группой информационных входов блока, - вход установки адресной информации, третий вход, связанный с выходом третьего дешифратора 116, - вход занесения в счетчик адресной информации. 20Регистр 109 байта состояния предназначен для хранения байта состояния диска, для которого регистриру-ется трасса команд.Первый дешифратор 111 предназначен 5 ля выделения в байте состояния следующих признаков: нулевой байт состояния (НБС), канал кончил (КК), внешнее устройство кончило (ВУК).Второй узел 110 элементов И содер- ЗО жит элемент задержки и три элемента И для выработки соответственно сигналов НБС, КК и ВУК при установленном третьем триггере 100 под управ лением задержанного сигнала УПР-Л, поступающего на первый вход второго узла 110 элементов И.Второй дешифратор 114 предназначен для выделения трех типов команд: установки, поиска и обмена. Сигнал 40 команды обмена поступает на третийвходчетвертого элемента И 113, а сигнал команды установки - на второй вход третьего элемента И 112.Первый счетчик 115 предназначен 45 для подсчета числа байт данных адресной информации в команде установки, при этом первый вход, связанный с первым выходом первого узла 103 элемеита И, - вход сброса, а второй 50 вход, связанный с выходом третьего.:,.; элемента И 112, - счетный вход.Третий дешифратор 116 предназна- чен для выделения из шести байт ад-". ресной информации, передаваемой в командах установки, трех байт, соответствующих адресу цилиндра и головки. Третий узел 118 элементов И содержит шесть элементов И и предназначен для выработки сигналов начала и .конца команд установки (КУ и КУ),поиска (КП, КП) и обмена (КОН, К 01)под управлением сигналов НБС, КК,ВУК, поступающих на второй входтретьего узла элементов И 118 с выхода второго узла 110 элементов И.Сигнал КУ с выхода третьего узла 118 элементов И поступает на пер.вый вход элемента ИЛИ 117.Регистр 119 операции представляет собой восьмивходовый регистр и.мпредназначен дляхранения команды,выполняемой измеряемым диском, приэтом второй вход, связанный .с выходом второго элемента 122 задержки, -вход сброса, информационный вход,соединенный с информа 1 щон 11 ймвыходом регистра 106 кода Ъйервции, -вход установки информации,.первый"вход, соединенный с выходом второгоузла 110 элементов И, - вход занесения,Четвертый триггер 20 предназначен для выработки сигнала. сбросарегистрирующего оборудования блока,при этом первый вход данного триггера, связанный с выходом второго узла 110 элементов И,:,:;является входомустановки, а второйвход, связанныйс выходом второгозлемента 122 за-.держки, - входом сброса;Узел 123 сравнения представляетсобой набор элементов сложения.по:Модулю два с элементом. И на вьходе ипредназначен для сравнения текущегоадреса, поступающего на второй входданного узла из регистра 104 адресас адресом измеряемогодиска, поступающим на первый вход узла 123 сравнения из регистра 124 уставки, представляющего собой набор. тумблеров,служащих для набора адреса измеряемого диска. Первый и второй входы первого элемента И 94 соответственно подключены к управляющему входублока и первой группе управляющих входов блока 18 измерения работы дискаВход первого элемента ИЛИ-НЕ 99 соединен с третьей группой информационнык входов блока. Входы второго элемента ИЛИ-НЕ 101 и. первого элемента 102 задержки связаны с четвертой группой информационных входов блока. Шестая группа информационных входов блока через второй элемент И 105 связана с синхровходом регистра 106 кода операции, информационный вход которого соединен сседьмой группой информационных входов блока 18. Восьмая группа 5 информационных входов блока 18 связана через регистр 104 адреса с первым информационным выходом блока 18 и через последовательно соединенные регистр 109, и первый дешифратор 111 с вторым узлом 110 элементов И, связанным по первому входу с регистром 109 и девятой группой информационных входов блока 18, а по второму входу - с первыми входами четвертого 113 и пятого 121 элементов И и выходом третьего триггера 100. Первый информационный выход блока 18 соединен с вторым дешифратором 114 и через регистр 119 операции - с ин формационным выходом регистра 106 кода операции, синхровход которого соединен с выходом второго элемента И 105. Второй информационный выход блока связан с вторым счетчиком 108, третий вход которого через последовательно соединенные третий дешифратор 116, первый счетчик 115 и третий элемент И 112 связан с вторым входом четвертого элемента И 113 30 и выходом узла 107 элементов ИЛИ-И, а третий вход четвертого элемента И 113 подключен к второму входу третьего элемента И 112, выходу второго дешифратора 114 и первому входу третьего узла 118 элементов И, выход которого соединен с выходом управления синхронизацией блока 18 и первым входом элемента ИЛИ 117, второй вход которого связан с выходом второго эле 40 мента 122 задержки. Второй вход элемента ИЛИ 117 через второй элемент 122 задержки и пятый элемент И 121 соединен с выходом четвертого триггера 120. Второй вход 45 третьего узла 118 элементов И связан с выходом второго узла 110 элементов И..Узел 19 синхронизации (фиг. 7 и 8) предназначен для передачи слов с выходов блока 2 дифференциальных приемников (фиг, 1) и блока 18 измерения работы диска через регистры 8 и 9, 11 и 10, 12 и 13 и мультиплексор 17 в блок 20 оперативной памяти. Узел 19 55 синхронизации содержит первый 125, второй 126, третий 127, четвертый 128, пятый 129, шестой 130, седьмой 131,восьмой 132, девятый 133, десятый 134, одиннадцатый 135 и двенадцатый 136 элементы ИЛИ, первый 137, второй 138 третий 139, четвертый 140, пятый 141, шестой 142, седьмой 143, восьмой 144, девятый 145, десятый 146, одиннадцатый 147, двенадцатый 148, тринадцатый 149 и четырнадцатый 150 элемен- ты И, первый триггер 151 опроса таймера, триггер 152 слова процессора, триггер 153 двойного слова процессора, первый триггер 154 потерянного запроса, триггер 155 таймера, второй триггер 156 опроса таймера, триггер 157 слова диска, триггер 158 двойного слова диска, второй триггер 159 потерянного запроса, триггер 160 запроса процессора, триггер 161 запроса диска, триггер 162 запроса таймера, триггер 163 памяти, элемент НЕ 164, первый 165, второй 166 и третий 167 узлы элементов.И, .управляющий регистр 168, элемент 169 задержки, узел 170 элементов задержки, узел 171 элементовИЛИ и линии 172-180 связи.Сигнал СТ 1 поступает на вход первого элемента И 137, а сигналы СТ 2 и СТЗ - на входы первого элемента ИЛИ 125.Триггеры 152 и 153 служат для запоминания соответственно слова и двойного слова процессора и совместно с первым 137, вторым 138 и третьим 139 элементами И, вторым 126 и третьим 127 элементами ИЛИ для выработки сигналов опроса таймера 4, разрешения приема информации в регистры режима и ввода-вывода и установки признака двойного слова. При этом выход первого элемента И 137 подключен к второму установочному входу первого триггера 151 опроса таймера и установочному входу триггера 152 слова процессора. Выход вто,рого элемента И 138 подключен к установочному входу триггера 153 двойного слова процессора и первому устано-вочному входу первого триггера 151 опроса таймера, единичный выход которого связан с входом третьего элемента И 139. Единичные выходы триггеров 152 и 153 связаны с входами четвертого элемента ИЛИ 128, и подключены соответственно к линиям 172 и 174, а нулевые выходы - с входами второго элемента ИЛИ 126, Входы сброса триггеров 152и 153 соответственно подключены клиниям 173 и 175.Первый триггер 154 потерянного запроса содержит схему И на входе, приэтом вход, соединенный с входом первого триггера 151 опроса таймера,вход сброса, выходы третьего 127 ичетвертого 128 элементов ИЛИ - входысхемы И, выход которой осуществляетустановку триггера. Единичный выходпервого триггера 154 потерянного запроса связан с четвертым элементом И 140.Первый триггер 154 потерянного запроса, четвертый элемент ИЛИ 128 и чет.15вертый элемент И 140 предназначеныдля фиксации потери запроса процессора.Триггер 155 таймера запоминает запрос, возникающий при переполнении 2018-го разряда таймера 4. Единичныйвход триггера таймера 155 связан с18-м разрядом таймера 4, вход сбросасоединен с линией 176, единичный выход подключен к входу пятого элемента И 141, а нулевой выход связан с регистрами 11 и 10 младших и старших.разрядов таймера. Выход шестого элемента И 142 подключен к второму установочному входу второго триггера 156 ЗОопроса таймера и установочному входутриггера 157 слова диска,Выход седьмого элемента И 143 подключен к установочному входу триггера 158 двойного слова диска и первомуЗ 5установочному входу второго триггера 156 опроса таймера, единичный выход которого связан с входом восьмого элемента И 144, Вход сброса второго триггера 156 опроса таймера соединен с входом сброса второго триггера 159 потерянного запроса, единичныйвыход которого связан с входом девятого элемента И 145, а два других входа, фтся входами схемы И, выход кото ой осуществляет установку второготриггера 159 потерянного запроса.Единичные выходы триггеров 157 и158 связаны с входами десятого элемен.та ИЛИ 134, и подключены соответствен но к линиям 177 и 179, а нулевые выходы соединены с входами двенадцатогоэлемента ИЛИ 136. Входы сброса триггеров 157 и 158 соответственно подключены к линиям 178 и 180,55Триггеры 157 и 158 служат соответственно для хранения признака сло. ва и двойного слова диска и совместно с шестым 142, седьмым 143 и восьмым 144 элементами И, вторым триггером 156 опроса таймера и двенадцатымэлементом ИЛИ 136 вырабатывают сигналы опроса таймера 4, разрешения приема информации в регистры 12 и 13 адреса диска и кода операции диска 13, а также установки признака двойного слова.С выхода управления синхронизацией блока 18 измерения работы диска на пятый элемент ИЛИ 129 (фиг. 7) поступают сигналы по линиям 29.1 КУ, 29.2 - КП, 29.3 - КП, 29.4 - КО, а на входй восьмого элемента ИЛИ 132 - сигналы КО, КУ,. На выходах шестого 142 и восьмого 144 элементов И вырабатываются соответственно сигналы стробирования адреса и кода операции.Девятый 133 и десятый 134 элементы ИЛИ, девятый элемент И 145 и второй триггер 159 потерянньп запросов служат для регистрации потерянного запроса диска.С выхода блока 21 управления в узел 19 синхронизации поступают три серии синхронизирующих сигналов СИ 1, СИ 2, СИЗ. Сигнал СИЗ подключен к первому узлу 165 элементов И и входам сброса первого триггера 151 опроса таймера, первого триггера 154 потерянного запроса, второго триггера 156 опроса таймера и второго триггера 159 потерянного запроса. Сигнал СИ 2 поступает на третий 139, пятый 141 и восьмой 44 элементы И. Сигнал СИ 1 поступает на четвертый 140 и девятый 145 элементы И.Первый узел 165 элементов И с выходами 181-183 и входом 184 состоит из трех элементов И и выполняет функции узла с абсолютным приоритетом. Самый высокий приоритет имеет таймер, самый низкий - процессор,Триггеры 160-162 организуют обслу. живание двойных слов. Триггер 63 памяти устанавливается по окончании выполнения обращения к оперативной памяти, сигнал СИ 2 из блока 21 управ. ления устройством через четырнадцатый элемент И 150 сбрасывает управляющий регистр 163.Второй узел 166 элементов И содержит пять двухвходовых элементов И, третий узел 167 элементов И - четыре двухвходовых элемента И.Управляющий регистр 68 содержит шесть триггеров, по одному на каждыеданных, триггер ожидания, триггер разрешения, триггер передачи данных, элемент ИЛИ-И, триггер записи, счетчик памяти, счетчик адреса, триггер переполнения, триггер чтения и триггер слова, причем выходы счетчиков запросов процессора и диска соединены с первым информационным входом регистра старших разрядов таймера, вход и выход второго шифратора подключены соответственно к выходу стар щего разряда таймера и первому синх-ровходу регистра старших разрядов таймера, второй синхровход, второй информационный вход и выход соединены соответственно с третьим выходом узла синхронизации, информационным выходом таймера и третьим информационным входом мультиплексора, синхровход, информационный вход и выход регистра младших разрядов таймера подключены соответственно к четверто. му выходу узла синхронизации, информационному выходу таймера и четвертому информационному входу мультиплексора, информационный вход и выход управления синхронизацией блока измерения работы диска соединены соответственно с вторым информационным входом устройства и входом управ. ления синхронизацией регистров диска узла синхронизации, вход и выход третьего шифратора подключены соответственно к выходу управления синхронизацией блока измерения работы диска и первому синхровходу регистра адреса диска, второй синхровход, первый и второй информационные входы и выход которого соединены соответственно с пятым выходом узла синхронизации, информационным выходом таймера, первым информационным выходом блока измерения работы диска и пятыминформационным входом мультиплексора информационный вход, первый и второй синхровходы и выход регистра кода 1операции диска подключены соответственно к второму информационному выходу и выходу управления синхронизацией блока измерения работы диска, шестому выходу узла синхронизации и шестому информационному входу мультиплексора, входысчетчиков запросов процессора и диска соединены соответственно с седьмым и восьмым выходами узла синхронизации, при этом первый вход триггера измерения подключен к выходу управления измерением блока согласования форматов и к первым входам триггера сбоя, триггера чтения и триггера запроса байта, второй вход которого соединен с выходом управления запросом блока согласования форматов и первым входом первого элемента ИЛИ, вход сброса триггераслова подключен к выходу начальной установки блока согласования форматов, первый вход и единичный выход триггера разрешения соединены с управляющим входом-выходом блока дифференциальных приемников и управляющим входом блока измерения работы диска, установочный вход, вход сброса и выход триггера пуска подключены соответственно к прямому и инверсному входам пуска устройства и входу генератора импульсов, выход которого соединен с входом узла элементов задержки, выход узла элементов задержки подключен к управляющему входу таймера, входу-выходу пуска узла синхронизации, входу регистрации запроса блока согласования форматов и первому входу первого элемента И, второй и третий входы и выход которого соединены соответственно с нулевым выходом триггера ожидания, единичным выходом триггера измерения и счетным входом счетчика режима, выход счетчика режима подключен к входу первого дешифратора, первый, второй, третий и четвертый выходы которого соединены соответственно с установочным входом и входом сброса триггера сбора данных, вторым и первым установочными входами триггера ожидания, вход сброса которого подключен к выходу второго элемента И, второй, третий и четвертый входы триггера разрешения соединены соответственно с единичным выходом триггера сбора данных, пятым выходом первого дешифратора и выходом третьего элемента И, установочный вход, вход сброса и единичный выход триггера передачи данных подключены соответственно к шестому и седьмому выходам первого дешифратора и входу регистрации сбоя блока согласования форматов, первый и второй входы и выход второго элемента ИЛИсоединены соответственно с первыми шестым выходами первого дешифратораи входом сброса триггера переполнения, единичный выход и установочный вход которого подключены соответст 34112167933два регистра режима 8 и ввода-вывода 9, старших 1 О и младших 11 разря-,дов таймера, адреса диска 12 и кодаоперации диска 13.Единичные выходы этих триггеров 5используются для открытия выходныхвентилей указанных регистров по окончании цикла записи - сброса одногоиз соответствующих триггеров 152 и153, 155, 157 или 158.Информационный выход управляющегорегистра 168 образован нулевыми выходами составляющих его триггеров исвязан с входом тринадцатого элемента И 149,Узел элементов 170 задержки содер.жит два последовательно соединенныхэлемента задержки, первый из которыхсвязан с десятым 146, одиннадца"тым 147 и двенадцатым 148 .элемента-ми И, а второй - с входом сбросатриггера 163 памяти, Узел 171 элементов ИЛИ содержит два двухвходовыхэлемента ИЛИ.Блок 20 оперативной памяти (фиг.9)25предназначен для хранения структурданных. в виде слов и двойных слов,представляет собой динамический запоминающий блок с цепями местйого управления, контроля и регенерации ин- ЗОформации и может работать в двух режимах: записи и чтения. Блок 20 содержит регистр 185 адреса, узел 186элементов И, узел 187 формирователей, первый дешифратор 188, узел 189 35памяти, регистр 190 режима работы,узел 191 местного управления, счетчик 192 регенерации, регистр 193 коррекции, регистр 194 данных, узел 195контроля, регистр 196 ошибки, второй 40дешифратор 197 и элемент ИЛИ 198.Регистр 185 адреса предназначен для приема и хранения текущего адреса обращения к памяти и содержит четырнадцать триггеров, при этом биты 0-5, 12 и 13 поступают на первый информационный вход узла 186 элементов И, а биты 6-11 - на первый информационный вход узла 187 формирова. телей.Узел 186 элементов И предназначендля передачи на второй информационный вход узла 187 формирователей битов 0-5 из регистра 185 адреса при отсутствии регенерации или из счетчика 192 регенерации в режиме регенерации. Узел 189 памяти выполнен на динамических ячейках с организацией в корпусах 4 КМ 1 и состоит из трех секций, каждая из которых содержит 4 К 39-разрядных слов.Первый дешифратор 188 предназначен для адресации конкретной секции узла 189 памяти. Регистр 190 режима ф ,работы содержит два триггера: записи и чтения.Узел 191 местного управления (фиг. 10) предназначен для управления режимами записи и чтения по сигналам из блока 21 управления устройством и содержит элемент 199 задержки, первый 200, второй 201;. третий 202, четвертый 203, пятый 204, шестой 205 седьмой 206, восьмой 207, девятый 208 элементы И, элемент ИЛИ 209, элемент И-НЕ 210, элемент НЕ 211, а также первый 212, второй 213 и тре- . тий 214 одновибраторы. Вход третьего одновибратора 214 подключен к входу- выходу контроля блока 20 оперативной памяти, причем прямой выход третьего одновибратора 214 подключен к первому входу пятого элемента И 204, второй вход которого соединен с пятым выходом элемента 199 задержки, первый выход которого подключен к первому входу третьего элемента И 202, второй вход которого подключен к входу-выходу контроля блока 20 оперативной памяти. Второй выход элемента 192 задержки подключен к входу первого одновибратора 212 и первому входу второго элемента И 201, второй вход . которого последовательно соединен с входом-выходом контроля блока 20 и вторым входом шестого элемента И 205, первый вход которого соединен с шестым выходом элемента 199 задержки, седьмой и восьмой выходы которого соответственно подключены к первым входам седьмого 206 и восьмого 207 элементов И, Третий выход элемен" та 199 последовательно подключен к входу регистра 190 режима работы и первому входу первого элемента И 200, второй вход которого соединен с первым входом четвертого элемента И 203 и прямым выходом второго одновибратора 213, инверсный выход которого подключен к второму входу элемента И-НЕ 210, первый вход которого связан с инверсным выходом третьего одновибратора 214, третьимвходом седьмого элемента И 206, вто,рым входом восьмого элемента И 207 и первым входом девятого элемента И 208, второй вход которого последовательно соединен с третьим входом восьмого элемента И 207, вторым входом седьмого элемента И 206, управляющим входом узла 195 контроля и выходом регистра 190 режима работы, Четвертый выход элемента 199 задержки подключен к управляющему входу 10 счетчика 192 регенерации и второму входу четвертого элемента И 203, выход которого соединен с первым входом элемента ИЛИ 209, второй вход которого соединен с управляющим вхо дом регистра 194 данных, выходом восьмого элемента И 207 и входом-выходом контроля блока 20 оперативной памяти. Вход элемента 199 последова.тельно связан с входом-выходом конт роля блока 20, третьим входом девятого элемента И 208 и вторьи входом второго одновибратора 213, первый вход которого соединен с управляющим входом узла 195 контроля и выходом 25 регистра 190 режима работы. Выход элемента И-НЕ 210 подключен к управляющему входу первого дешифратора 188 и входу элемента НЕ 211, выход которого связан с управляющим входом 30 узла 186 элементов И. Выход первого элемента И 200 соединен с управляющим входом узла 189 памяти. Выход второго элемента И 201 подключен к управляющему входу регистра 193 коррекции. Выход третьего элемента И 202 последовательно связан с управляющими входами регистров 193, 194 и 196. Выход первого одновибратора 212 подключен к управляющему входу первого 40 дешифратора 188.Выход элемента ИЛИ 209 последовательно соединен с управляющим входом регистра 90 режима рабо ты и входом-выходом контроля блока 20 оперативной памяти. Выход пя того элемента И 204 подключен куправляющему входу регистра 193 коррекции. Выходы шестого 205 и седьмого 206 элементов И также подключены к управляющему входу регистра 193.50 Выход девятого элемента И 208 соединен с управляющим входом регистра 196 ошибки, Элемент 199 задержки предназначен для формирования по сиг.калу из блока 21 управления устройст. 55 вом серии из восьми управляющих сигналов Зномер сигнала и номер выхода элемента задержки совпадают), которые координируют работу всего узла 191 местного управления. Первый одновибратор 212 необходим для формирования сигнала разрешения в первый дешифратор 188, Второй одновибратор 213 предназначен для формирования сигнала управления на такт записи в режиме записи; Третий одновибратор 214 служит для формирования сигнала управления на такт чтения в режиме чтения. Элементы И 200-208, элемент ИЛИ 209, элемент И-НЕ 210 и элемент НЕ 211 предназначены дляформирования управляющих сигналовузла 191 местного управления в режимах записи и чтения. Счетчик 192 регенерации служитдля регенерации информации ячеек уз-ла 189 памяти и представляет собой8-разрядный циклический счетчик.Регистр 193 коррекции необходим,для хранения данных, принимаемых изузла89 памяти З 39 разрядов в коде Хэмминга) или из мультиплексора 17 З 4 байта с контрольными разрядами) и содержит цепи сброса, занесения и выдачи информации.Регистр 194 данных является 36- разрядным регистром, содержащим цепи сброса, занесения и выдачи информации, и предназначен для хранения данных, принимаемых из регистра 193 коррекции.Узел 195 контроля контролирует по паритету информации выработки семи контрольных разрядов кода Хэмминга в режиме записи и формирования 7-разрядного двоичного кода ошибки в режиме чтения.1Узел 195 контроля Зфиг. 11) содержит первый 215, второй 216, третий 217, четвертый 218, пятый 219, шестой 220, седьмой 221, восьмой 222, девятый 223, десятый 224 и одиннадцатый 225 элементы сложения по модулю два, элемент ИЛИ-НЕ 226, элемент И 227 первый вход которого - инверсный, первый 228, второй 229 и третий 230 узлы элементов И, а также узел 231 элементов ИЛИ, первый и второй информационные входы которого подключены соответственно к выходам первого 228 и второго 229 узлов элементов И. Информационный вход пер. вого узла элементов И 228 соединен последовательно с информационным входом второго узла 229 элементов И, входами первого 215, второго 216, 37 1121679третьего 217, четвертого 218 элементов сложения по модулю два и информационным выходом регистра 193 коррек 1 ции. Выходы первого 215, второго 216, третьего 217 и четвертого 218 элемен. - 5 тов сложения по модулю два подключены соответственно к первому, второму, третьему и четвертому входам элемента ИЛИ-НЕ 226, выход которого соединен с первым управляющим входом второго узла 229 элементов И и первым входом элемента И 227, второй вход которого подключен к второму управляющему входу второго узла 229 элементов И, седьмому входу третьего 15 узла 230 элементов И и выходу узла 191 местного управления. Выход элемента И 227 через элемент ИЛИ 198 связан с входом-выходом контроля бло ка 20. Управляющий вход первого уз ла 228 элементов И связан с управляющим выходом узла 191 местного управления.Информационный. выход узла 231 элементов ИЛИ связан с первым информационным входом одиннадцатого элемента 225 сложения по модулю два входами пятого 219, шестого 220, седьмого 221, восьмого 222, девятого 223 и десятого 224 элементов сло. жения по модулю два, Выходы пято- . ЗО го 219, шестого 220, седьмого 221, восьмого 222, девятого 223 и десятого 224 элементов сложения по модулю два подключены соответственно к первому, второму, третьему, четверто. З му, пятому, шестому входам узла 231 элементов ИЛИ и входу регистра 196 ошибки, 38-й разряд регистра 193 коррекции также подключен к информационному входу регистра 196 ошибки. 40 Информационный выход третьего узла 230 элементов И связан с первым информационным входом регистра 193 коррекции и вторым информационным входом одиннадцатого элемента 225 4 сложения по модулю два, выходкоторого подключен к входу узла 189 памятияПервый 215, второй 216, третий 217, четвертый 218 элементы сложения по модулю два предназначены для контроля по паритету соответственно первого, второго, третьего и четвертого байтов информации в режиме записи.Одиннадцатый элемент 225 сложения 55 по.модулю два формирует седьмой контрольный разряд кода Хэмминга в режиме записи. Элемент ИЛИ-НЕ 226 и элемент И 227 предназначены для формирования сигна-.ла сбоя по паритету.Первый 228 и второй 229 узлы элементов И и узел 231 элементов ИЛИ служат для подключения 32-х (в режиме записи) или 38-ми разрядов (врежиме чтения) регистра 193 коррекции к входам элементов 219-225 сложения по модулю два.Первый узел 228 элементов И содержит 38 двухвходовых элементов И, второй узел 229 элементов И - 32 трехвходовых элементов И.Элементы 219-224 сложения по модулю два предназначены для формирования соответственно первых шести контрольных разрядов кода Хэмминга в режиме записи и первых шести разрядов семиразрядного двоичного кода ошибки в режиме чтения,Третий узел 230 элементов И используется в режиме записи для передачишести контрольных разрядов кода Хэмминга на входы одиннадцатого элемента 225 сложения по модулю два и в регистр 193 коррекции.Регистр 196 ошибки является семи- разрядным регистром, содержащим цепи сброса, занесения и выдачи информации и предназначен для хранения 7-раз рядного двоичного кода ошибки, поступающего из узла 195 контроля.Второй дешифратор 197 (фиг, 12) служит для формирования 36-разрядного корректирующего кода в случае одиночной ошибки. При двойной ошибке второй дешифратор 197 вырабатывает сигнал сбоя, Дешифратор 197 содержит дешифратор 232, первый 233, второй 234, третий 235, четвертый 236 и пятый 237 элементы ИЛИ, элемент И 238, первый вход которого подключен к выходу пятого элемента ИЛИ 237, первый, второй, третий, четвертый и пятый входы которого соединены соответ ственно с первым, вторым, третьим, четвертым, пятым и шестым входами дешифратора 232 и информационным выходом регистра 196 ошибки. Второй вход элемента И 238 связан с информационным выходом регистра 196 ошибки, а выход через элемент ИЛИ 198 - с входом-выходом контроля блока 20 оперативной памяти. Первый, второй, третий И четвертый информационныевыходы дешифратора 232 связаны с вторым информационным входом регист45 Триггер 239 измерения представля-. ет собой триггер с элементом И на ,входе и предназначен для запуска временнной диаграммы блока по команде "Пуск", при этом третий вход, связанный с входом сброса триггера ра 193 коррекции и подключены соответственно к первому 233, второму 234, третьему. 235, четвертому 236 элементам ИЛИ. Выходы первого 233, второго 234, третьего 235 и четверто го 236 элементов ИЛИ связаны с регистром 193 коррекции. Дешифратор 232. имеет шесть входов и тридцать два выхода (нулевое состояние не дешифрируется) и предназначен для формиро О вания 32-разрядного корректирующего к,ода.Элементы ИЛИ 233-236 предназначены для формирования сигналов, корректирующих четыре контрольных разряда. Пятый элементИЛИ 237 и элемент И 238 формируют сигнал сбоя в случае двойной ошибки.Блок 21 управления устройством (фиг. 13) синхронизирует работу устройства в различных режимах и содержит триггер 239 измерения, триггер 240 пуска, пульт 241 управления, триггер 242 сбоя, первый элемент ИЗИ 243 первый элемент 244 задержки, триггер 245 запроса байта, генератор 246 импульсов, узел 247 элементов задержки, первый элемент И 248, первый дешифратор 249, счетчик 250 режима, триггер 251 сбора данных, триггер 252 30 ожидания, триггер 253, разрешения, триггер 254 передачи данных, элемент ИЛИ-И 255, триггер 256 записи, счетчик 257 памяти, второй дешифратор 258, второй элемент 259 задержки 1 счетчик 260 адреса, третий дешифратор 261, второй элемент И 262, триггер 263 переполнения, третий 264 и четвертый 265 элементы И, триггер 266 чтения, триггер 267 слова 4 О и второй элемент ИЛИ 268.На линии 24-28 поступают следующие сигналы: 27.1 - (СИ 1-СИ 4), 24.1- команда "Пуск", 28.1 - ЕТСБ,24.2 - ,ЧЕТ, 28.2 - Разрешение внимания (РАЗР.ВН), 24.3 - читать (ЧТ),28.3- ВУК при чтении (ВУК ЧТ), 27.2 - запрос байта (ЗАПР.БТ), 2.5 - установка триггера 174 запроса байта (ТБД), 24.4 - отсутствие информации на шинах абонента (ТИНФ-А), 26 - сброс триггера 267 слова (СБР.ТСЛ). сбоя 242 - вход сброса, первый вход,связанный с выходом управления измерением блока 16 согласования форматовпо линии 24.1, и второй вход, подключенный к единичному выходу триггерапуска 240, - входы элемента И, выходкоторого осуществляет установку триггера.Пульт 241 управления содержит сред.ства индикации и автономного управле"ния устройством (не показаны), а также кнопки пуска и сброса, выходы которых соответственно подключены к ус- .,тановочному и сбросовому входам триггера 240 пуска.Первый элемент ИЛИ 243 содержитэлемент ИЛИ и формирователь, причемпервый вход первого элемента ИЛИ 243связан с первым входом элемента ИЛИ,второй вход которого через формирователь подключен к второму входу первого элемента ИЛИ 243.Триггер 245 запроса байта представляет собой триггер с элементом Ина входе и предназначен для выдачизапроса на обмен байтом, при этомвторой вход, связанный с первым входом первого элемента ИЛИ 243 и вторым входом блока, - вход асинхронно-го сброса, четвертый вход, соединенный с выходом первого элемента 244задержки, - вход синхронизации, третий и первый входы, соответственноподключенные к единичному выходу триггера 267 слова и выходу управленияизмерением блока 16 согласования фор.матов по линии 24.4, - входы элемента И, выход которого разрешает установку триггера.Узел 247 элементов задержки содержит три последовательно соединенныхэлемента задержки, с помощью которыхот генератора 246 синхроимпульсов вырабатываются четыре серии синхросигналов (СИ 1-СИ 4),Первый дешифратор 249 предназначен для выработки управляющих сигналов, при этом с первого, второго,третьего, четвертого, пятого, шестого и седьмого его входов соответственно вырабатываются сигналы: УС 1,УС 4, УСЗ, УС 6, УС 2, УС 5 и УС 7.Счетчик 250 режима предназначендля управления работой первого дешифратора 249 и содержит трехразрядный счетчик и элемент задержки. Вход добавления единицы связан с входами счетчика и элемента задержки, выходыкоторых подключены к входу первого дешифратора 249, при этом сигнал с выхода элемента задержки стробирует выходные сигналы первого дешифратора 249. 5Триггер 253 разрешения представляет собой триггер с элементом И на входе и предназначен для выдачи разрешающего сигнала на регистрацию сигналов функционирования процессора и диска, при этом четвертый вход, связанный с входом сброса счетчика адреса 260, - вход сброса, первый вход, подключенный к управляющему входу- выходу блока 2 дифференциальных при емников, второй вход, связанный с единичным выходом триггера 251 сбора данных, и третий вход, соединенный с пятым выходом первого дешифратора 249, - входы элемента И, выход 20 которого осуществляет установку триггера.Первый узел элементов И 103 (Фиг. 14) содержит первый 269 и второй 270 элементы задержки, элемент ИЛИ 271, первый 272 и второй 273 элементы И, Первые входы первого 272 и второго 273 элементов И пересоединены между собой и связаны с пятой группой информационных входов блока, 30 вторые входы соответственно связаны с нулевыми выходами второго 96 и первого 95 триггеров, а третьи входыс единичными выходами первого 95 и второго 96 триггеров. Выходы первого 272 и второго 273 элементов И через элемент, ИЛИ 271 подключены к синхровходу регистра 104 адреса, через первый элемент 269 задержки - к третьему входу третьего триггера 100.40 Выход второго элемента И 273 через второй элемент 270 задержки связан с первым входом второго элемента И 105.Регистр 104 адреса содержит во семь триггеров и предназначен для хранения текущего адреса.Регистр 106 кода операции содержит восемь триггеров и предназначен для хранения текущего кода операции.Узел элементов ИЛИ-И 107 предназначен для распознавания момента начала обмена байтом информации и содержит первый, второй и третий элементы ИЛИ, а также первый и второй элементы И, 55Первые входы первого и второго эле ментов ИЛИ, первого и второго элементов И подключены к десятой группе информационных входов блока, при этом на первые входы соответственно поступают сигналы: контрольный разряд шин канала (К) ШИН-К, контрольный разряд шин абонента (К) ШИН-А, а также ИНФ-К, ИНФ-А. Выход первого элемента ИЛИ связан с вторым входом первого Элемента И, а второго эле- ф мента ИЛИ - с вторым входом второго элемента И. Выходы первого и второго элементов И через третий элемент ИЛИ связаны с выходом узла 107 элемента ИЛИ-И.Элемент ИЛИ-И 255 управляет выработкой сигнала добавления единицы в счетчик 257 памяти и содержит элемент И и элемент ИЛИ, причем входы элемента ИЛИ связаны с единичными выходами триггеров 256 и 266 записи и чтения, а выход элемента ИЛИ соединен с первым входом элемента И, второй вход которого связан с выходом узла 247 элементов задержки, Выход элемента И является выходом элемента ИЛИ-И 255.Счетчик 257 памяти - двухразряд - ный и участвует в выработке управляющих сигналов запуска временной диаграммы памяти.Второй дешифратор 258 (Фиг. 15) предназначен для формирования сигналов, управляющих работой блока 20 оперативной памяти и содержит первый 274, второй 275 и третий 276 элементы И, элемент ИЛИ 277, первый 278, второй 279, третий 280, четвертый 281 и пятый 282 одновибраторы, а также элемент НЕ 283.Первые входы первого 274 и второго 275 элементов И связаны по линии 284 с прямым выходом старшего триггера счетчика 257 памяти, первый вход третьего элемента И 276 по линии 285 связан инверсным выходом старшего триггера счетчика 257 памяти. Прямой и инверсный выходы млад- шего триггера счетчика 257 памяти по линиям 286 и 287 соответственно соединены с вторыми входами первого 274, третьего 276 и второго 275 элементов И. Выход первого элемента И 274 через первый одновибратор 278, вырабатывающий сигнал КОНЕЦ ВД, подключен к второму элементу 259 задержки и входу добавления единицы счетчика 260 адреса. Выходы второго 279, третьего 280, четвертого 281 и пятого 282 одновибраторов подключены к блоку 2043 1121оперативной памяти, при этом второйодновибратор 279 вырабатывает сигнал СК.1, третий одновибратор 280 -сигнал Пр ИПА, четвертый одновибратор 281 - сигнал ЗПОП и пятый одно 1 вибратор 282 - ЧТОП. Выходы второго 275 и третьего 276 элементов Исвязаны с элементом ИЛИ 277. Крометого, выход третьего элемента И 276подключен к первым входам третье О1го 280, четвертого 281 и пятого 282одновибраторов. Второй вход четвертого одновибратора 281 связан черезэлемент НЕ 283 с вторым входом пятого одновибратора 282, а также единичным выходом триггера 256 записи.Счетчик адреса 260 (фиг. 12) содержит четырнадцать разрядов и осуществляет последовательный перебор . адресов памяти. 20Третий дешифратор 261 предназначен для распознавания последнего адреса блока 20 оперативной памяти.Триггер 266 чтения представляетсобой триггер с элементом И на входе25и предназначен для организации режима чтения в блоке 20 оперативной памяти, при этом второй вход, связанньй с выходом второго элемента задер жки, - вход сброса, первый вход, связанный с выходом управления измерением блока 16 согласования форматов по линии 24.3, третий вход, соединенный с нулевым выходом триггера 267 слова, четвертый вход, падклю ченный к выходу узла 247 элементов задержки, пятый вход, падклкденньй к одиночному выходу триггера 254 передачи данныхи шестой вход, связанньй с выходом третьего дешифрато ра 261, - входы элемента И, выход которого осуществляет установку триггера. Выход управления измерением блока 16 согласования форматов па линии 24 подключен соответственно к 45 первым входам триггера 239 измерения, триггера 242 сбоя, триггера 266 чтения и триггера 245 запроса байта. Вьг ход управления. запросам блока 16 по линии 25 соединен с первым входом 50 первого элемента ИЛИ 243 и вторым входом триггера 245 запроса байта.Выход начальной установки блока 16 по линии 26 подключен к входу сброса триггера 267 слова, управляющий 55 вход-выход блока 2 дифференциальных приемников соединен с первым входом триггера 253 разрешения. Вход-выход679 44 пуска узла 19 синхронизации связан с установочным входом триггера 256 записи, вход-выход контроля блока 20 подключен к первому установочному входу триггера 242 сбоя,. а также соединен с установочным входом триггера 267 слова, нулевой выход которого подключен к третьему входу триг" гера 266 чтения и третьему входу второго элемента 262 И, первьй вход которого соединен с выходом третьего дешифратора 261 и шестым входом триггера 266 чтения, второй вход которого связан с выходом второго элемен/та 259 задержки, входами сброса счет" гчика 257 памяти и триггера 256 записи, единичный выход которого подключен к первым входам элемента ИЛИ И 255 и второго дешифратора 258.Единичный выход триггера 267 слова соединен с третьим входом триггерд 245 запроса байта и вторым входом первого элемента ИЛИ 243, выход которого через первый элемент 244 задержки подключен к четвертому входу триггера 245 запроса байта, единичный выход которого соединен с входом регистрации запросов блока 16 согласования форматов по линии 27.2. Единичный выход триггера чтения 266 подключен к второму входу элемента ИЛИИ 255, выход которого связан с входом добавления единицы счетчика 257 памяти, выход которого соединен с вторым входом второго двшифратора 258, первый выход которого подключен к входу-выходу контроля блока 20 оперативной памяти, второй выход второго дешифратора 258 соединен с входом добавления единицы счетчика 260 адреса, информационный выход которого подключен к адресному выходу блока 21.Вход третьего дешифратора 261 соединен с управляющим выходом счетчика 260 адреса, вход сброса которого подключен к четвертому входу триггера 253 разрешения и выходу третьего элемента И 264, первьй вход которого связан с первым входом четвертого элемента И 265 и единичным выходом триггера 263 переполнения, вход сброса которого подключен к выходу второго элемента ИЛИ 268.Выход второго элемента И 262 связаи с установочным входом триггера 263 переполнения и входом сброса триггера 252. ожидания, первый и второй установочные входы которого соответственно соединены с четвертым итретьим выходами первого дешифратора 249, второй выход которого подключен к входу сброса триггера 251 сбора данных, единичный выход которогосвязан с вторым входом триггера 253разрешения, единичный выход которогоподключен к управляющему входу-выходу блока 2 дифференциальных приемников и управляющему входу блока,18 1 Оизмерения работы диска,Третий вход триггера 253 разрешения подключен к пятому выходу первого дешифратора 249, шестой вход которого связан с установочным входомтриггера 254 передачи данных и вторым входом второго элемента ИЛИ 268,первый вход которого соединен с установочным входом триггера 251 сбора данных и первым выходом первого 20дешифратора 249, седьмой выход которого подключен к входу сброса триггера 254 передачи данных, входусброса счетчика 250 режима, входусброса триггера 242 сбоя и третьему 25входу триггера 239 измерения, единичный выход которого соединен стретьим входом первого элемента И 248,выход которого связан с входом добавления единицы счетчика 250 режи- З 0ма, выход которого подключен к входупервого дешифратора 249,Второй вход триггера 239 измерения соединен с входом генератора 246синхроимпульсов и единичным выходом,триггера 240 пуска, установочныйвход и вход сброса которого соответственно связаны с первым и вторымвыходами пульта 241 управления,Выход генератора 246 синхроимпуль. 40 сов через узел 247 элементов задержки подключен к входу регистрации запросов блока 16 согласования форматов, управляющему входу таймера 4, входу- выходу пуска узласинхронизации, третьему входу элемента ИЛИ-И 255, второму входу второго элемента И 262, вторым входам третьего 264 и четвертого 265 элементов И, четвертому входу триггера 266 чтения и первому 50 входу первого элемента И 248, второй вход которого соединен с нулевым выходом триггера 252 ожидания. Единичный выход триггера 254 передачи данных подключен к третьему входу чет вертого элемента И 265, пятому входу триггера 266 чтения и входу регистрации сбоя блока 16 согласования форматов, связанному также с выходом триггера 242 сбоя и выходом четвертого элемента И 265.Устройство для сбора данных о работе ЭВМ работает как активное нестандартное внешнее устройство селекторного канала и поддерживается соответствующим программным обеспе чением.После общего сброса устройства, в автономном режиме нажимается кнопка "Пуск" на пульте 241 управления (фиг. 13), при этом устанавливается триггер 240 пуска.и разрешается работа генератора 246 синхроимпульсов, с выхода узла элементов 247 задержки вырабатываются сигналы СИ 1+СИ 4.Оператор на пульте оператора набирает директиву "Начать измерение", в ответ на которую в устройство для сбора данных о работе ЭВМ выдаетсякоманда пуска, которая выполняется следующим образом.Выполнение команды пуска селектор" ным каналом 23 начинается последова- ф цельностью сигналов начальной выборки, а именно, на вход второго узла 36 усилителей-приемников (фиг. 3) 1 Ъпоступает адрес устройства для сбора данных о работе ЭВМ, а на первый узел 35 усилителей-приемников после. довательно поступают сигналы АДР-К, ВБР-К. По сигналу АДР-К с четвертого выхода первого узла 35 усилителей-приемников при отсутствии сигнала с выхода узла 37 контроля (правильная четность байта адреса) и неустановленном триггере 81 работы абонента (фиг. 4) с выхода пятнадцатого элемента И 76 на вход узла 40 сравнения (фиг. 3) поступает сигнал разрешения сравнения адресов. По сиг. налу "Равно" из узла 40 сравнения при отсутствии сигнала с первого выхода регистра 45 байта состояния (не установлен бит внимания) и поступлении сигнала ВБР-К с второго выхода первого узла 35 усилителей-приемников десятым элементом И 68 (фиг, 4) вырабатывается сигнал разрешения установки триггера 69 началь ной выборки, по установке которого через третий элемент ИЛИ 79 устанавливается триггер 81 работы абонента. Установленный триггер 81 работы абонента выдает на вход первого узла 33 усилителей-передатчиков (фиг. 3) сигнал РАБ-А, а по сбросу20 В ответ на сигнал АДР-А селектор ный канал 23 выдает код команды пуска, который через второй узел 36 уси. лителей-приемников принимается в регистр 38 команд, одновременно на пер вый узел 35 усилителей-приемников поступает сигнал УПР-К. По сигналу УПР-К с третьего выхода первого узла 35 усилителей-приемников, задержанному первым элементом 59 задержки (фиг. 4) на время, необходимое для контроля четности кода операции вузле 37 контроля (фиг. 3), тринадцатым элементом И 74 (фиг. 4), при отсутствии сигнала с выхода узла 37 контроля (фиг. 3) на вход первого40 дешифратора 39 выцается сигнал разрешения дешифрации кода операции, при наличии сигнала на выходе узла 37 контроля четырнадцатым элементом И 75 (фиг. 4) вырабатывается сигнал ЧЕТ,45 поступающий по линии 24.2 в блок 21 управления устройством. По сигналу с второго выхода первого дешифратора 39 при поступлении сигнала СИ 1 по линии 27.1 из блока 21 управления уст"-. ройством четвертым элементом И 56 вы 50 рабатывается сигнал КИ ПУСК, поступающий по линии 24.1 в блок управления 21 устройством, а также на второйг вход регистра 45 байта состояния (фиг. 3) для установки битов КК и ВУК. Сигнал КИ ПУСК в блоке 21 управления устройством (фиг. 13) устанавливает триггер 239 измерения (при устаг сигнала АДР-К на четвертом выходе первого узла 35 усилителей-приемников при неустановленном триггере 73 продолжения (фиг. 4) девятнадцатым элементом И 82 вырабатывается сигнал 5 разрешения прохождения через первый мультиплексор 41 (фиг. 3) байта собственного адреса. Данный сигнал используется также для выработки через четвертый элемент ИЛИ 83 сигнала раз О .решения работы узла 43 свертки и для формирования сигнала АДР-А, поступаю. щего через двадцать второй элемент И 87 (фиг. 4) на вход первого узла 33 усилителей-передатчиков 15(фигЗ) с задержкой, обеспечиваемой четвертым элементом 84 задержки(фиг. 4). Длительность задержки опре. . деляется временем, необходимым для .срабатывания первого мультиплексора 41 (фиг. 3) узла 43 свертки и распространения байта адреса по шинам информации абонента. новленном триггере 240 пуска). По сигналу УПР-К с выхода первого элемента 59 задержки (фиг. 4), задержанному третьим элементом 61 задержки на время, необходимое для выработки сигнала КИ ПУСК четвертым элементом И 56, при установленном триггере 69 начальной выборки, одиннадцатым элементом И 70 вырабатывается сигнал разрешения установки триггера 73 продолжения, по установке которого разрешается установка через первый элемент И 51 и пятый элемент ИЛИ 88 триггера 53 управления абонента. Установленный триггер 53 управления абонента разрешает выдачу через первый мульт 11 плексор 41 (фиг. 3) байта состояния, а также сигнал разрешения работы узла 43 свертки и выдачу через двадцать первый элемент И 86 (фиг. 4) на вход первого узла 33 усилителей-передатчиков (фиг. 3) задержанного сигнала УДР-А. Кроме того, устанавливается триггер 54 окончания начальной вы борки (фиг. 4).При появлении на первом выходе первого узла 35 усилителей-приемников (фиг. 3) сигнала ИНФ-К, задержан. ного на втором элементе 60 задержки, происходит одновременный сброс регистра 45 байта состояния (фиг. 3) и триггера 53 управления абонента (фиг. 4), по сбросу которого шестым элементом И 62 вырабатывается сигнал сброса триггера 69 начальной выборки. На этом выполнение команды пуска, а также Н последовательности ,начальной выборки в узле 34 управления блоком согласования заканчивается. По сбросу сигнала ВБР-К на втором .выходе первого узла 35 усилителей- приемников (фиг. 3) происходит после" довательный .сброс триггера 81 работы абонента (фиг. 4) триггера 73 .продолжения. Узел 34 управления блоком согласования переходит в сос-. тояние ожидания.При установленном триггере 239 измерения (фиг. 13) и сброшенном триггере 252 ожидания по сигналу СИЗ с выхода узла 247 элементов задержки первый элемент И 248 начинает. вы-, рабатывать сигналы продолжения счетчика 250 режима, По сигналу УС 1 с выхода первого дешифратора 249 устанавливается триггер 251 сбора данных и через второй элемент ИЛИ 268 сбрасьвается триггер 263 переполнения,При наличии сигнала ТРАВ (С 23) изблока 2 дифференциальных приемников(фиг. 1),.установленном триггере 251сбора данных (фиг, 13) и сигнале УС 2 5с выхода первого дешифратора 249устанавливается триггер 253 разрешения, с единичного выхода котороговырабатывается сигнал ЕТРАБ, поступающий в блок 2 дифференциальныхприемников (Фиг. 1) и на управляющийвход блока 1 8 измерения работы диска(Фиг. 6). По сигналу УСЗ (фиг. 13)устанавливается триггер 252 ожидания; нулевой выход которого запрещает работу первого элемента И 248.С этого момента разрешена регистрация управляющих и информационных сигналов с выходов процессора 22 (фиг.1)и селекторного канала 28. 20Если регистры 8 и 9 режима и вводавывода свободны, то с выхода второгоэлемента ИЛИ 126 (фиг, 7) поступаетсигнал, разрешающий прием информациив триггеры 152 и 153, а также в ре"гистры режима и ввода-вьвода,1При этом условии по сигналу СТ 1с выхода узла 3 формирования стробов(фиг, 1) выполняются следующие дей ЭОствия: производится кодирование сиг нала СТ 1 первым шифратором 5 и зане-сение полученного кода в регистр 8режима, в который также принимаютсясигналы С 10, С 11, С 12; С 14, с выходапервого элемента И 137 (фиг. 7) поступает сйгнал установки первого триггера 151 опроса таймера, по сигналу СИ 2 третий элемент И 139 вырабатывает сигнал, по которому младшие(Фиг. 1) принимаются в регистр 8режима (сформировано Сл.ЦП). При установленном триггере 152 слова процессора (Фиг. 7) с выхода четвертогоэлемента ИЛИ 128 на вход первого эле-мента И первого узла 165 элементов Ипоступает.сигнал, который при условии отсутствия запросов от таймера 4(фиг 1) и блока 18 измерения работыдиска, а также сброшенных триггерахуправляющего регистра 168 (Фиг.8)по сигналу СИЗ поступает по линии 181на первый элемент И третьего узла 167элементов И, с выхода которого черезпервый элемент ИЛИ узла 171 элементов ИЛИ он устанавливает первый триггер 168 управляющего регистра и через одиннадцатый элемент ИЛИ 135 в виде запроса на запись в память ЗПУУБ поступает в блок 21 управления устройством (Фиг. 13) на установку триггера 256 записи. Нулевой выход первого триггера управляющего регистра 168 (фиг. 8) запрещает работу тринадцатого элемента И 149, а единичный вьмод разрешает выдачу сигналов с единичных выходов регистра 8 режима на вход узла 89 элементов ИЛИ (фиг 5) мультиплексора 17. При этом из регистра 8 режима сигнал поступает через узел 89 элементов. ИЛИ на информационный вход блока 20 оперативной памяти, причем 0-7 биты (первый байт) поступают также на вход первого элемента 90 сложения по модулю два 8"15 биты .(втооой байт) навход второго элемента 91 сложения по модулю два, 16-23 биты (третий байт)на вход третьего элемента. 92 сложения по модулю два и 24-31 биты (четвертый байт) на вход четвертого элемента 93 сложения по модулю два. Элементы 90-93 сложения по модулю дваформируют соответственно контрольные разряды для первого, второго, третьего и четвертого байтов информации, причем эти контрольные разряды также поступают на информационный выход блока 20 оперативной памяти,По сигналу СТ 2 с выхода узла 3 формирования стробов (фиг. 2) производится кодирование сигнала СТ 2 первым шифратором 5 и занесение полученного кода в регистр режима 8 (фиг. 1), в который также принимаются сигналы С 16. С выхода второго элемента И 138 (фиг. 7) поступают сигналы установки признака двойного слова в регистре 8 режима (Фиг. 1) и установки триггеров 153 (Фиг. 7) и 151. Таймер 4 опрашивается, как и в случае СТ 1. Если отсутствуют запросы от блока 18 измерения диска и таймера 4 (фиг. 1), то на входе первого элемента И первого узла 165элементов И (Фиг. 8) появляется сигнал, который через второй элемент И третьего узла 167 элементов И поступает на установочный вход триггера 160 запроса процессора н через первый элемент ИЛИ узла 171 элемен 1 тов ИЛИ на установочный вход первого триггера управляющего регистра 168, при этом вырабатывается сигнал ЗПУУБ и открываются выходные вентили регистра 8 режима и запрещается работатринадцатого элемента И 149,При поступлении запроса слова илидвойного слова процессора при установленном триггере 152 (фиг. 7) или 5153, сигнал: с выхода третьего элемента ИЛИ 127 устанавливает первыйтриггер 154 потерянного запроса,по единичному выходу которого сигналом СИ 1 через четвертый элемент И 140 10в счетчик 14 запросов процессора(фиг. 1) добавляется единица.Если регистры младших и старшихразрядов таймера (фиг. 1) свободны,то с нулевого выхода триггера 155 15таймера (фиг. 7) поступает сигнал,разрешающий прием информации в этирегистры, Сигнал переполнения 18-горазряда таймера 4 (фиг. 1) поступает. на второй шифратор 6 и устанавливает триггер 155 таймера (фиг, 7),единичный выход которого поступаетна пятый элемент И 141 и третий элемент И первого узла 165 элементов И.По сигналу СИ 2 с выхода пятого эле-мента И 141 поступает сигнал опроса.таймера, по которому все разряды таймера 4 (фиг. 1), а также счетчики 14и 15 запросов процессора и дискакопируются в регистры 11 и 10 млад- ЗОших и старших разрядов таймера, формируется Сл,ТМ.Сигнал с выхода третьего элемента и первого узла 165 элементов И(фиг. 7) устанавливает триггер 162запроса таймера (фиг. 8) и третийтриггер управляющего регистра 168,при этом вырабатывается сигнал ЗПУУБи открываются выходные вентили регистра 10 (фиг. 1).40Сигнал ЕТРАБ (фиг. 6), поступающий на управляющий вход блока измере ния работы диска, совместно с сигна.лом ВБР-К, поступающим на первую группу информационных входов блока,45 возбуждают первый элемент И 94, выходной сигнал которого при наличии сигналов РАБ-А на,третьей группе информационных входов блока и АДР-К на выходе первого элемента 102 задержки устанавливает второй триггер 96При поступлении сигнала АДР-А на пятую группу информационных входов блока с второго выхода первого узла 103 элементов И поступает сигнал, по которому адрес диска заносится в регистр 104 адреса, Если поступаю-. щий адрес равен адресу, хранимому в регистре 124 уставки, то с выхода узла 123 сравнения поступает сигнал "Равно", по которому при наличии сигнала с первого выхода первого узла элементов И 103 выполняется установка третьего триггера 100. Сигнал с первого выхода первого узла 03 элементов И также сбрасывает первый счетчик 115.По сигналу УПР-К на шестой группе информационных входов блока и сигналу с третьего выхода первого узла элементов И 103 второй элемент И 105 формирует сигнал занесения кода операции в регистр 106 кода операции.При поступлении сигнала УПР-А на девятую группу управляющих входов блока производится занесение байта состояния в регистр 109 байта состояния. В результате дешифрации содержимого регистра 109 байта состояния на выходе второго узла 110. элементов И появляется один из сигналов: НБС, КК, ВУК.1При выполнении команды поиска возникает сигнал НБС, .по которому содержимое регистра 106 кода операции передается в регистр 119 операции, кроме того, этот сигнал, проходя под управлением сигнала "Поиск" с выхода второго дешифратора 114 через пятый элемент И третьего узла 118 элементов И формирует сигнал КП . При сняНтии сигнала РАБ-А с третьей группы управляющих входов блока с выхода первого элемента ИЛИ-НЕ 99 формируется сигнал сброса первого 95, второго 96 и третьего 100 триггеров. При поступлении сигналов ВБР - К на первую группу информационных входов блока, ТРБ-А на вторую группу информационных входов блока и РАБ-А на третью группу информационных входов устанавливается первый триггер 95, с второго выхода первого узла 103 элементов И формируется сигнал занесения информации в регистр 104 адреса и при равенстве поступающего и установленного адресов выполняется установка третьего триггера 100, При поступлении сигнала УПР-А на выходе второго узла элементов И 110 появляется сигнал ВУК, по которому устанавливается четвертый триггер 120 и под управ лением сигнала "Поиск" с выхода второго дешифратора 114 на выходе шестого элемента И третьего узла 118 элементов И формируется сигнал КП.венно к первым входам третьего и чет. вертого элементов И и выходу второго элемента И, второй и третий входы триггера измерения соединены соответственно с единичным выходом триггера пуска и седьмым выходом .первого дешифратора, вход сброса, установочный вход и единичный выход триггера сбоя подключены соответственно к седьмому выходу первого дешифратора, входу- выходу контроля блока оперативной памяти и входу регистрации сбоя блока согласования форматов, третий и четвертый входы и единичный выход триг гера запроса байта соединены соответственно с единичным выходом триггера слова, выходом первого элемента задержки и входом регистрации запроса блока согласования форматов, второй вход и выход первого элемента ИЛИ подключены соответственно к единичному выходу триггера слова и входу первого элемента задержки, вход сброса счетчика режима соединен с седьмым выходом первого дешифратора, вторые входы третьего и четвертого элементов И подключены к выходу узла элементов задержки, третий вход и выход четвертого элемента И соединены соответственно с единичным выходом триггера передачи данных и входом регистрации сбоя блока согласования форматов, установочный вход триггера слова подключен к входу-выходу контроля блока оперативной памяти, установочный вход, вход сброса и еди.ничный выход триггера записи соединены соответственно с входом-выходом пуска узла синхронизации, выходом второго элемента задержки и первым входом элемента ИЛИ-И, второй и третий входы.и выход которого подключены соответственно к единичному выходу триггера чтения, выходу узла элементов задержки и счетному входу счетчика памяти, вход сброса которого соединен с выходом второго элемента задержки, первый и второй входы и первый и второй выходы второго дешифратора подключены соответственно к единичному выходу триггера записи, выходу счетчика памяти, входу-выходу контроля блока оперативной памяти и входу второго элемента задержки, счетный вход, вход сброса, информационный выход и выход переноса счетчика адреса соединены соответственно с вторым выходом второго дешифра тора, выходом третьего элемента И,адресным входом блока оперативнойпамяти и входом третьего дешифратора, выход которого подключен к первому входу второго элемента И, второйи третий входы которого соединены соответственно с выходом узла элементов задержки и нулевым выходом тригге ра слова, а второй, третий, четвертый, пятый и шестой входы триггера чтения подключены соответственно к выходу второго элемента задержки, нулевому выходу триггера слова, выходу узлаэлементов задержки, единичному выходу триггера передачи данных и выходу третьего дешифратора, блок измерения работы диска содержит пять элементов И, два элемента ИЛИ-НЕ, четыре триггера, три узла элементов И, регистр байта состояния, три дешифратора, узел элементов ИЛИ-И, два элемента задержки, регистр адреса, регистр кода операции, регистр операции, два счетчика, элемент ИЛИ, узел сравнения и регистр уставки, при этом первый и второй входы первого элемента И соединены соответственно с управляющим входом и первой группой информационных входов блока, выход первого элемента И подключен к первым входам первого и второго триггеров, второй вход первого триггера соединен с второй группой инфор. мационных входов блока, третий вход первого триггера, второй вход второго триггера, первый вход третьего триггера и вход первого элемента ИЛИНЕ подключены к третьей группе информационных входов блока, входы первого элемента задержки и второго элемента ИЛИ-НЕ соединены с четвертойгруппой информационных входов блока, третий вход второго триггера подключен к выходу первого элемента эадержки, четвертые входы первого и второго триггеров и второй вход третьего триггера соединены с выходом первого элемента ИЛИ-НЕ, пятый вход первого триггера подключен к выходу второго элемента ИЛИ-НЕ, первый, второй, третий, четвертый, пятый входыи первый, второй и третий выходы пер.вого узла элементов И соединены соответственно с пятой группой информаци-онных входов блока, прямым и инверсным выходами первого . триггера, прямым иинверсным выходами второго триггера,третьим входом третьего триггера, 53 1121679При установленных третьем 100 и четвертом 120 триггерах с выхода пятого элемента И 121 через второй элемент 122 задержки поступает сигнал сброса третьего 100 и четвертого 120 триггеров и регистра 119 операции и через элемент ИЛИ 117 второго счет чика 108,При выполнении команды обмена с входа второго узла 110 .элементов И поступает сигнал НБС, по которому содержимое регистра 106 кода опера,ции передается в регистр 119 опера- ЦИИ 10 15Сигнал НБС, проходя под управлением сигнала обмен с выхода второго .дешифратора 114 через третий элемент И третьего узла элементов И 118, формирует сигнал КО. Далее выполняется обмен информацией. При поступлении хотя бы одного бита информаций на седьмую группу информационных . входов блока или контрольного разряда и сигнала ИПф-К на десятую группу информационных входов блока, или хотя бы одного бита информации на первую группу информационных входов блока, или контрольного разряда и сигнала ИНф-А на десятую группу ин 30 формационных входов блока с выхода узла 107 элементов ИЛИ-И поступает сигнал байт, при наличии которого, а также установленном третьем триггере 100 и сигнале "Обмен" с выхода четвертого элемента И 113 формируется сигнал добавления единицы в второй счетчик 108. Обмен выполняется до снятия сигнала РАБ-А с третьей группы информационных входов блока. Далее выполняются действия как и при команде "Поиск". Сигнал КО появляется на выходе четвертого элемента И третьего узла 118 элементов И.При выполнении команды установки с выхода второго узла 110 элементов И поступает сигнал НБС, по которому содержимое регистра 106 кода операции передается в регистр 119 операрии.Далее выполняется обмен тремя байтами, которые содержат адреса цилиндра и головки. При появлении сигнала байт с выхода узла 107 элементов ИЛИ-И и наличии сигнала "Установка" с выхода второго дешифратора 114 55 на выходе третьего элемента И 112 формируется сигнал добавления единицы в первый счетчик 115, содержимое которого декодируется третьим дешифратором 116, при этом байт, поступивший на седьмую группу информационных входов блока, направляется в соответствующие разряды второго счетчика 108. После приема трех байт вовторой счетчик 108 снимается сигнал РАБ-А. Затем формируются сигналыустановки первого, триггера 95, занесения адреса в регистр 104 адресеи установки третьего триггера 100.По сигналу УПР-А в регистр 109 байтасостояния принимается байт состояния, при этом на выходе второго узла 110 элементов И формируется сигнал КК, который под управлением сиг) ала установки формирует сигнал КУ 1,с выхода первого элемента И третьегоузла 118 элементов И. По окончаниивыполнения команды установки сигналРАБ-А снимается с третьей группы управляющих входов блока. Далее выполняются действия, как и при команде"Поиск". Сигнал КУ появляется навыходе второго элемента И третьегоузла 118 элементов И.Если регистры 12 и 13 адреса и кода операции диска (фиг, 7) свободны,то с выхода двенадцатого элемента ИЛИ 136 поступает сигнал, разрешающий прием информации в триггеры 157и 158, а также в регистры адресаи кода операции диска,Сигналы КУ, КП, КПи, КОн соответственно поступают по линиям 29,1,29,2, 29.3 и 29.4 на входы пятогоэлемента ИЛИ 129, На входы восьмогоэлемента ИЛИ 132 поступают сигналы КО, и КУ 1,. В зависимости от типапоступающего сигнала возбуждаетсявыход шестого 130 или седьмого 131элементов ИЛИ при этом соответственно вырабатываются сигналы "Строб адреса" и "Строб операции", по первому из которых содержимое регистра 104 адреса (фиг. 6), а по второму код операции из регистра 119 операции поступают в регистр 12 адресадиска. Сигнал с выхода пятого элемента ИЛИ 129 (Фиг. 7) через шестойэлемент И 142 устанавливает второйтриггер 156 опроса таймера .и триггер 157 слова диска. По сигналу СИ 2с выхода блока 21 управления устройством и установленном втором триггере 156 таймера восьмой элемент И 144,формирует сигнал, по которому младшие разряды таймера (фиг, 1) пересы121679 55лаются в регистр 12 адреса диска. Запрос триггера 157 слова диска (фиг. 7) через десятый элемент ИЛИ 134 второй элемент И первого узла 165 элементов И, третий элемент И третье го узла 167 элементов И (фиг. 8), второй элемент ИЛИ узла 171 элементов ИЛИ устанавливает второй триггер управляющего регистра 168, открывая выходные вентили регистра 12 адреса диска, а также через одиннадцатый элемент ИЛИ 135 вырабатывает сигнал ЗПУУБ. При появлении стробов КО и КУ с выхода восьмого элемента ИЛИ 132 Формируется сигнал "Строб счетчи ка", а с седьмого элемента И 143 сигналы установки признака двойного слова в регистре 12 адреса диска, второго триггера 156 опроса таймера и триггера 158 двойного слова диска. 20 По сигналу "Строб счетчика" содержимое (объем обмена или адрес цилиндра) второго счетчика 108 (фиг. 6) передается в регистр 13 кода операции диска, адрес головки из второго счетчика 108 пересылается в регистр 13 кода бперации диска по стробу КУ (фиг: 1). Запрос триггера 158 двойного слова диска (фиг. 7) через десятый элемент ИЛИ 134, второй зле- ЗО мент И первого узла 165 элементов И и четвертый элемент И третьего узла 167 элементов И (фиг. 8) устанавливает триггер 161 запроса диска и через второй элемент ИЛИ узла 171 элементов ИЛИ второй триггер 168 уп. равляющего регистра. Потеря запроса диска регистрируется так же, как и в случае потери запроса процессора, но с помощью девятого 133 и десято го 134 элементов ИЛИ, второго триг-гера 159 потерянного запроса и девятого элемента И 145. Сигнал ЗПУУБ с выхода одиннадцатого элемента ИЛИ 135 поступает на45 установку триггера 256 записи (фиг. 13) в блок 21 управления устройством. При установленном триггере 256 записи в счетчик 257 памяти последовательно поступают три сигнала СИ 4. Состояния счетчика 257 памяти дешифрируются под управлением единичного выхода триггера 256 записи вторым дешифратором 258, при этом по первому сигналу СИ 4 формируютсясигналы СХ 2, ЗПОП, ПрКША, по второму сигналу СИ 4 - СХ.1 и по третьему сигналу СИ 4 - КОНЕЦ ВД. Запись информации осуществляетсяв два такта, начало каждого из кото.рых определяется временем поступления сигнала СХ 1. В режиме записи наинформационный вход регистра 185адреса (фиг. 9) с выхода счетчикаадреса 260 (фиг. 12) поступает 14 разрядный адрес, который заноситсяв регистр 185 адреса по сигналуПрКША. Одновременно с сигналом ПрКШАна вход узла 191 местного управленияпоступает первый тактовый сигнал СХ 3,а на вход регистра 190 режима работысигнал ЗПОП.В первом такте режима записи выполняются регенерация информации ипреобразование 36-разрядного информационного слова в 38-разрядный код Хэм,минга.По первому сигналу СХ 1, поступающему из блока 21 управления устройством элемент 199 задержки вырабатывает первую серию из восьми управляющихсигналов. Первый сигнал СХ 1 в режимезаписи не запускает второй одновибратор 213, так как на первом его входеотсутствует сигнал ЗП из регистра 190режима работы. Распространение первого сигнала СХ 1 через девятый элемент И 208 блокируется, так как навтором его входе отсутствует сигнал ЧТ из регистра 190 режима работы.,Первый управляющий сигнал элемента 199задержки, при наличии сигнала ПрКШАиз блока 21 управления устройствомформирует через третий элемент И 202сигнал СБРОС РД, РК, РО, который поступает на входы сброса соответствующих регистров коррекции 193, ошибки 196, данных 194. Второй управляющий сигнал элемента 199 задержки запускает первый одновибратор 212, который формирует сигнал РАЗР, поступающий на управляющий вход первогодешифратора 188. Одновременно второйуправляющий сигнал через второй элемент И 201 при наличии сигнала ЗПОПиз блока 21 управления устройствомформирует сигнал ПрКШЗ, по которому336-разрядное слово принимается по информационному входу в регистр 193коррекции,Третий управляющий сигнал элемента 199 задержки поступает на управляющий вход регистра 190 режима работы в виде строба записи команды ЗПОП. Распространение третьего управляющего сигнала через первый элемент И 200блокируется прямым выходом второгоодновибратора 213,Единичный выход триггера записирегистра 190 режима работы в видесигнала ЗП через узел 191 местногоуправления поступает в узел 195 конт.роля, инициируя его работу, В режимезаписи 36-и разрядов регистра 193коррекции побайтно (9 бит: 8 информационных и один контрольный) посту Опают соответственно на входы первого215 (фиг. 11), второго 216, третьего 217, четвертого 218 элементов сложения по модулю два, которые осуществляют контроль каждого байта по паритету. В случае сбоя в каком-либобайте соответствующий элемент сложения по модулю два вырабатывает сигнал, который через элемент ИЛИ-НЕ 226,по сигналу ЗП из узла 191 местного 2 Оуправления поступает через элемент И 227 как сигнал СБОЙ КШЗ вблок.21 управления устройством наустановку триггера 242 сбоя.В случае сбоя по паритету сигнал25 с выхода элемента ИЛИ-НЕ 226 блокирует работу второго узла 229 элементов И и контрольные разряды кода Хэмминга не формируются. Если сбоя по паритету нет, то 32 информационных ЗО разряда через второй узел 229 элементов И и узел 231 элементов ИЛИ поступают в виде контрольных групп на входы пятого 219, шестого 220, седьмого 221, восьмого 222, девято го 223 й десятого 224 элементов сложения по модулю два, а на входы одиннадцатого элемента 225 сложения по модулю два поступают все 32 информационных разряда. 40Первая, вторая и третья контрольные группы разрядов содержат 19 разрядов и поступают соответственно на пятый 219, шестой 220 и седьмой 221 элементы сложения по модулю два. Чет-ф 5 вертая и пятая контрольные группы содержат по 16 разрядов и поступают соответственно на восьмой 222 и девятый 223 элементы сложения по модулю два. Шестая контрольная группа содержит семь разрядов и поступает на входы десятого элемента 224 сложения по модулю два, причем поля разрядов контрольных групп перекрываются между собой. Пятый 219, шестой 220, 55 седьмой 221, восьмой 222, девятый 223 и десятый 224 элементы сложения по модулю два осуществляют свертку соответствующих контрольных .групп разрядов по модулю два и формируют соот" ветственно первый, второй, третий, четвертый, пятый, шестой контрольные разряды кода Хэмминга, которые при наличии сигнала ЗП из узла 191 местного управления поступают через третий узел 230 элементов И в регистр 193 коррекции и на вход одиннадцатого элемента 225 сложения по модулю два. Таким образом, одиннадцатый элемент 225 сложения по модулю два осуществляет свертку 32-х информационных и 6-ти контрольных разрядов кода Хэмминга по модулю два и формирует седьмой контрольный разряд кода Хэмминга, который поступает непосредственно в узел 1 89 памяти.Четвертый управляющий сигнал элемента 199 задержки (фиг. 9) осуществляет запись единицы в счетчик 147 регенерации. Так как второй 213 и третий 214 одновибраторы в первом такте режима записи не запускаются, то элемент И-НЕ 210 по соответствующим уровням инверсных выходов второго 213 и третьего 214 одновибраторов вырабатывает сигнал НЕВЫБ. КР, который поступает на управляющий вход пер вого дешифратора 188. Элемент НЕ 211 вырабатывает сигнал РГН, поступающий на управляющий вход узла 186 элементов И.Регенерация строки узла 189 памяти (Фиг, 9) выполняется следующим образом.Сигнал РГН открывает второй информационный вход узла 186 элементов И, при этом разряды 0-5 счетчика 192 регенерации и 6-11 регистра 185 адреса поступают соответственно на второй и первый информационные входы узла 187 формирователей и далее в узел 189 памяти, разряды 6 и 7 счетчика 192 регенерации поступают на информационный вход первого дешифратора 188. На управляющем входе первого дешифратора 188 присутствуют сигналы НЕВЫБ.КР и РАЗР, под управлением которых с учетом результата их дешифрации разрядов 6 и 7 счетчика 192 регенерации первый дешифратор 188 форми. рует сигналы НЕВЫБ. КРН и РАЗРН (Н .- 1,3) для одной из трех страниц узла 189 памяти. Процесс регенерации затем выполняется непосредственно в узле 189 памяти, т,е. проис25 59 1121 ходит считывание строки информации без пересылки ее на выход 189 памяти.Распространение пятого управляющего сигнала с выхода элемента 199 задержки блокируется пятым элементом И 204, так как на первом его входе находится низкий. уровень с прямого выхода третьего одновибратора 214. Шестой управляющий сигнал с выхода элемента 199 задержки при наличии сигнала ЗПОП из блока 21 управления .устройством формирует через шестой элемент И 205 сигнал СКОР.ЗП, который поступает на управляющий вход регистра 193 коррекции 1 при этом информация с выхода третьего узла 230 элементов И и узла 195 контроля поступает в регистр 193 коррекции.Распространение седьмого и восьмого управляющих сигналов блокиру О ется соответственно седьмым 206 (фиг. 10) и восьмым 207 элементами И, так как на втором входе седьмого 206 и третьем входе восьмого 207 элементов И нет сигнала ЧТ.В режиме записи по второму сигналу СХ 1 элемент 199 задержки вырабатывает вторую серию из восьми управляющих сигналов, По второму сигналу СХ 1 запускается также второй одновибратор 213, так как на первом его входе находится сигнал ЗП из регистра 190 режима работы.Распространение первого управляю- щего сигнала второй серии блокиру 35 ется третьим элементом И 202, так как на втором входе его отсутствует сигнал ПрКША.По второму управляющему сигналу второй серии запускается первый одновибратор 212 и формируется сигнал РАЗР,.поступающий на управляющий вход первого дешифратора 188.По третьему управляющему сигналу элемента 199 задержки и при наличии сигнала с прямого выхода второго одновибратора 213 первый элемент И 200 вырабатывает сигнал ЗПД, поступающий в .узел 189 памяти,.при этом содержимое регистра 193 коррекции передается в узел 189 памяти.По сигналу с инверсного выхода . второго одновибратора 213 элемент ИНЕ 210 вырабатывает сигнал ВЫБ.КР, поступающий на управляющий вход первого дешифратора 188. Элемент НЕ 211формирует сигнал НРГН, поступающийна управляющий вход узла 186 элементов И.679 60 Сигнал НРГН, открывает первый информационный вход и закрывает второй информационный вход узла 186 элементов И (фиг. 9)Разряды 6-11 и 0-5 регистра 185 адреса соответственно поступают на первый и второй информационные входы узла 187 формирова" телей, а разряды 12 и 13 регистра 185 адреса через узел элементов И 186 поступают на информационный вход первого дешифратора 188, который вырабатывает. сигналы ВЫБ.КРН и РАЗРН. (Н = 1,3) для одной из трех страниц узла 189 памяти.По четвертому управляющему сигналу элемента 199 задержки (фиг. 1 О) и сигналу с прямого выхода второго одновибратора 213 четвертый элемент И 203 и элемент ИЛИ 209 формируют сигнал КЦОП, который сбрасывает регистр 190 режима работы.Пятый, шестой, седьмой и восьмой управляющий сигналы элемента 199 задержки блокируются соответственно пятым 204, шестым 205, седьмым 206 и восьмым 207 элементами И, так как на первом входе пятого элемента И 204 присутствует низкий уровень с прямого выхода третьего одновибратора 214, на втором входе шестого элемента И 205 отсутствует сигнал ЗПОП, на втором входе седьмого 206 и третьем входе восьмого 207 элементов И отсутствует сигнал ЧТ из регистра 190 режима работы.По окончании выполнения записи информации с выхода второго дешифратора 258 (фиг, 13) появляется сиг-. нал КОНЕЦ ВД, по которому в счетчик 260 адреса добавляется единица, а сигналом с выхода второго элемента 259 задержки производится сброс счетчика 257 памяти и триггера 256 записи. Сигнал КЦОП поступает также на установку триггера 163 памяти .(Фиг. 8), по единичному выходу которого и сигналу СИ 2 из блока 21 управ. ления устройством четырнадцатый элемент И 150 формирует сигнал, который под контролем управляющего регистра. 168 через второй узел 166 элементов И сбрасывает соответствующий триггер 152 или 153,155,157 или 158. Сигнал с выхода элемента 169 задержки сбрасывает управляющий регистр 168. Если выполнялась запись первого слова двойного слова, то был установлен один из триггеров 160, 161 или 162. По сиг 6) 1121679налу с выхода первого элемента задерж ки узла 170 элементов задержки сбрасывается один из перечисленных тригге ров,при этом сигнал сброса формует ЗПУУБ и поступает на установку соот. ветствующего триггера управляющего регистра 168, чем вновь через тринадцатый элемент И 149 запрещается рабо. та первого узла 165 элементов И и ор" ганизуется новый цикл записи информа 10 цииРегистрация и запись информационных слов продолжаются до появления последнего адреса блока 20 оперативной памяти. После выполнения записи по последнему адресу появляется и разрешающий сигнал с выхода третьего дешифратора 261 (фиг. 13), при этом по сигналу СИ 2 при сброшенном триггере 267 слова возбуждается второй элемент И 262, выходной сигнал которого устанавливает триггер 263 переполнения и сбрасывает триггер 252 ожидания. По установленному, триггеру 263 переполнения и сигналу СИЗ вырабатывается сигнал сброса счетчи-.25 ка 260 адреса и триггера 253 разрешения. По сигналу УС 4 с выхода первого дешифратора 249 сбрасывается триггер 251 сбора данных. По сигналу УС 5 сбрасывается триггер 263 пе О реполнения и устанавливается триггер 254 передачи данных, по линии 28.2 в блок 16 согласования форматов поступает сигнал внимания РАЗР.ВН. По сигналу УС 6 устанавлива ,ется триггер 252 ожидания, нулевым выходом которого запрещается работа первого элемента И 248. По выдаче блоком 21 управления 40 устройством сигнала РАЗР.ВН. по ли-нии 28.2 в регистр 45 байта состояния (фиг, 3) в последнем устанавливается бит внимания.45При поступлении сигнала с перво- го выхода регистра 45 байта состояния (установлен бит внимания), сброшенном триггере 81 работы абонента (фиг, 4) и отсутствии сигнала ВБР-К на втором выходе первого узла 3550 усилителей"приемников (фиг. 3) семнадцатым элементом И 78 (фиг. 4) вырабатывается сигнал ТРБ-А, поступающий на вход первого узла 33 усилителей-передатчиков (фиг. 3). Выработка данного сигнала означает перевод узла 34 управления блоком согласования в режим выборки, вводи мои внешним устройствомч По сигналу ВБР-К с второго выхода первого узла 35 усилителей-приемников при неустановленном триггере 69 начальной выборки (фиг. 4) шестнадцатым элементом И 77 вырабатывается сигнал устанавливающий через третий эле- мент ИЛИ 79 триггер 81 работы абонента. По установке триггера 81 работы абонента на входы первого узла 33 усилителей-передатчиков (фиг.З) поступают сигнал РАБ-А и через девят надцатый 82 (фиг. 4) и двадцать второй 87 элементы И - задержанный сиг-нал АДР-А. Кроме того, на вход первого мультиплексора 41 (фиг. 3) поступает сигнал разрешения выдачи байта адреса, а на выход узла 43 свертки - сигнал разрешения его работы. По сигналу УПР-К с третьего выхода первого узла 35 усилителей- приемников при неустановленном триггере 69 начальной выборки (фиг. 4) двенадцатым элементом И 71 через второй элемент ИЛИ 72 вырабатывается сигнал разрешения установки триггера 73 продолжения, по установке которого сбрасывается сигнал АДР-А с выхода девятнадцатого элемента И 82, а при неустановленном триггере 69 начальной выборки и наличии сигнала с первого выхода регистра 45 байта состояния(фиг.З),поступающего) через первый элемейт ИЛИ 50 (фиг.4), вторым элементом И 52 через пятый элемент ИЛИ 88 вырабатывается сигнал разрешения установки триггера 53 управления абонента. По установке триггера 53 управления абонента вырабатывается сигнал разрешения выдачи байта состояния, поступающий на вход первого мультиплексора 41 (фиг. 3), и сигнал разрешения работы узла 43 свертки, а двадцать нервым элементом И 86 (фиг. 4) вырабатывается задержанный сигнал УПР-А, поступающий на вход первого узла ЗЗусилителей- передатчиков (фиг. 3), При появлении на первом выходе первого узла 35 усилйтелей-приемников сигнала ИНФ-К, задержанного на втором элементе 60 задержки (фиг. 4), происходит сброс регистра 45 байта состояния (фиг3) и триггера 53 управления абонента (фиг. 4). На этом выполнение последовательности сигналов выборки, вводимой внешним63 1121679 , 1 устройством, завершается. По сбросусигнала ВБР-К на втором выходе первого узла 35 усилителей-приемниковпроисходит последовательный сбростриггеров 81 и 73 работы абонента 5и продолжения и узел 34 управленияблоком согласования переходит всостояние ожидания.Выполнение команды чтения начинается аналогично выполнению команды 10пуска последовательностью сигналовначальной выборки. Отличительнойособенностью для команды чтения яв,ляется отсутствие с выхода четвертого элемента И 56 на второй входрегистра 45 байта состояния (фиг.З)сигнала КМ ПУСК, а также поступлениес первого выхода первого дешифратора 39 сигнала ЧТ вместо сигнала свторого выхода данного дешифратора, 20Сигнал ЧТ с первого выхода первогодешифратора 39 поступает по линии 24.3 в блок 21 управления устройством, а также на вход третьего элемента И 55 (фиг. 4), Прн наличииданного сигнала, установленных триггерах начальной выборки 69 и управле.ния абонента 53 по приходу сигнала ИНФ-К с первого выхода первогоузла 35 усилителей в приемник (фиг.3) ЗОтретьим элементом И 55 (фиг. 4) вы-рабатывается сигнал разрешения установки триггера 64 выполнения команды.Сигналом ИНФ-К, задержанным на втором элементе 60 задержки на время,необходимое для установки триггера 64 выполнения команды, сбрасывается триггер 53 управления абонента,по сбросу которого через шестой элемент И 62 сбрасывается триггер 6940начальной выборки.При наличии сигнала ЧТ, установленном триггере 254 передачи (фиг. 13)сброшенном триггере 267 слова, отсутствии сигнала "Последний адрес"с выхода третьего дешифратора 261 исигналу СИ 2 с выхода узла элементов 247 задержки устанавливается триг.гер 266 чтения и инициируется чтениеслова по нулевому адресу из блока 20 50оперативной памяти. Чтение выполняется в два такта. Начало каждого такта определяется временем поступления сигнала СХ 1 иэ блока 21 управления устройством. При установленном триггере 266 чтения по сигналам СИ 4 с выхода элемента ИПИИ 255 в счетчик 257 памяти поступают сигналы, при этом на выходе второго дешифратора 258 формируются по первому сигналу СИ 4 сигналы СХ 1, ЧТОП, ПрКША, по второму сигналу СИ 4 - СХ 1 и по третьему сигналу СИ 4 - КОНЕЦ ВД.По сигналу ПрКША 14-разрядный адрес слова с выхода счетчика 260 адреса поступает в регистр 185 адреса (фиг. 9). Сигнал СХ 1 поступает на вход узла 191 местного управленйя, а сигнал ЧТОП - на вход регистра 190 режима работы.В первом такте режима чтения выполняется чтение слова из узла памяти.По первому сигналу СХ 1 элемент 199 задержки (фиг. 10) формирует первую серию из восьми управляющих сигналов.Сигнал ЧТОП из блока 21 управления устройством поступает на вход ;третьего одновибратора 214 и запус,кает его. Сигнал с инверсного выхода третьего одновибратора 214 формирует через элемент.И-НЕ 210 сигнал ВЫБ.КР., который поступает на управляющий вход первого дешифратора 188, элемент НЕ 211 вырабатывает сигнал НРГН, поступающийв узел 186 элементов И. По первому управляющему сигналуэлемента 199 задержки и сигналуПрКША из блока 21 управления устройством третий элемент И 202 вырабатывает сигнал СБРОС РД, РО, РК, поступающий на входы сброса соответствующих регистров данных 194, ошибки 196 и коррекции 193. По второму управляющему сигналу первой серии запускается первый одновибратор 212 и формируется сигнал РАЗР, поступающийна управляющий вход первого дешифратора 188. Третий управляющий сигналпервой серии поступает на управлявщий вход регистра 190 режима работыв виде строба занесения команды ЧТОПв этот регистр. Единичный выход триогера чтения регистра 190 режима работы в виде сигнала ЧТ через узел 191местного управления поступает вузел 195 контроля. Распространение четвертого управляющего сигнала первой серии блокируется четвертьм элементом И 203, так как на первом еговходе присутствует низкий уровень спрямого выхода второго одновибратора 213. По пятому управляющему сигна"лу первой серии и сигналу с прямоговыхода третьего одновибратора 214пятый элемент И 204 формирует сигнал,поступающий на управляющий вход ре 65 11216гистра 193 коррекции и разрешающийзапись информации из узла 189 памятив регистр 193 коррекции. Распространение шестого, седьмого и восьмогоуправляющих сигналов блокируется соответственно шестым 205, седьмым 206,восьмым 207 элементами И, так как навтором входе шестого элемента И 205отсутствует сигнал ЗПОП, а на третьемвходе седьмого 206 и втором входе 1 Овосьмого 207 элементов И присутствует сигнал с инверсного выхода третьего,одновибратора 214В режиме чтения работа второгоузла 229 элементов И и выработка сигнала СБОЙ КШЗ блокируется, так какотсутствует сигнал ЗП из узла 191местного управления (фиг. 11).По сигналу ЧТ из узла 191 местного управления 38 разрядов с выходоврегистра 193 коррекции (32 информационных и 6 контрольных) через первыйузел 228 элементов И и узел 231 элементов ИЛИ постулают в виде 6-ти контрольных групп соответственно на входы 25пятого 219, шестого 220, седьмого 221восьмого 222, девятого 223 и десятого 224 элементов сложения по модулюдва. Каждый элемент сложения по модулю два контролирует соответствующую30контрольную группу разрядов по пари"тету и формирует в случае сбоя сигнал ошибки в соответствующей контрольной группе разрядов. Таким образом, выходы этих шести элементов,сложения по модулю два и седьмойконтрольный разряд (он поступает непосредственно из регистра 193 коррекции) поступают в виде двоичного семиразрядного кода ошибки на входы 40регистра 196 ошибки,По второму сигналу СХ 1 в режиме .чтения элемент 199 задержки вырабатывает вторую серию из восьми управляющих .сигналов. По второму сигналу СХ 1 45и сигналу ЧТ из регистра. режима 190работы девятый элемент И 208 выраба"тывает сигнал, постуйающий на управляющий вход регистра 196 ошибки истробирующий Занесение информации в 5 Оэтом регистре:Первые шесть разрядов семиразрядного двоичного кода ошибки поступа-.ют с выходов регистра 196 ошибкина вход дешйфратора 232 (фиг,.12). 55Эти шесть разрядов в двоичном кодеуказывают номер позиции одного из32-х разрядов, в котором произошел 79 66сбой. Таким образом, дешифратор вы- . рабатывает 32-разрядный корректирую-, щий код, который поступает на входы регистра 193 коррекции, а также побайтно на входы первого 233, второго 234, третьего 235, четвертого 236 элементов ИЛИ. Первый 233, второй 234, третий 235 и четвертый 236 элементы ИЛИ формируют соответственно сигналы, корректирующие контрольные разряды - первый, второй, третийи четвертый соответственно. Эти четыре корректирующих сигнала также поступают в регистр 193 коррекции. Таким образом, на второй информационный вход .регистра 193 коррекции (фиг.9) с выходов второго дешифратора 197 поступает 36-разрядный корректируощий код. В случае двойной ошибки (когда в каком-либо одном из первых шести разрядов и в седьмом разряде семиразрядного кода регистра 196 ошибки присутствуют единицы) пятый элемент ИЛИ 237 (фиг. 12) и элемент И 238 вырабатывают сигнал СБОЙ РД, поступающий в блок 21 управления устройством.Распространение первого управляющего сигнала второй серии элемента 199 задержки (фиг. 10) блокируется третьим элементом И 202. По второму управляющему сигналу второй серии запускается первый одновибратор 212 и вырабатывается сигнал РАЗР, поступающий на управляющий вход первого дешифратора 188.Распространение третьего управляющего сигнала второй серии блокируется первым элементом И 200. Четвертый управляющий сигнал заносит единицу в счетчйк 192 регенерации. Па соответствующим уровням инверсных выходов второго 213 и третьего 214 одновибраторов элемент И-НЕ 210 вырабатывает сигнал НЕВЫБ.КР, поступающий на управляющий вход первого дешифратора 188. Элемент НЕ 2 11 вырабатывает сигнал РГН, поступающий в узел 186 элементов И. Выполняется регенерация информации так же, как и в режиме записи.Распространение пятого управляюще.го сигнала второй серии блокируется пятым элементом И 204, а шестого. управляющего сигнала второй серии - шестым элементом И 205. По седьмому управляющему сигналу второй серии и сигналу ЧТ из регистра 190 режима671 216 работы седьмой элемент И 206 вырабатывает сигнал, поступающий в регистр 193 коррекции и стробирующий занесение 36-ти корректирующих разрядов в этот регистр с информационного выхода второго дешифратора 197.По восьмому управляющему сигналу второй серии при наличии сигнала ЧТ восьмой элемент И 207 формирует сигнал СТР, Сл который поступает на 10 установку триггера 267 слова (фиг.13) в блок 21 управления устройством, а также через элемент ИЛИ 209 (фиг.10) в виде сигнала КЦОП в регистр 190 режима работы и узел 19 синхрониза ции (фиг. 8). По сигналу СТР.Сл информация регистра 194 данных (фиг.9) поступает в регистр 49 слова (фиг.3) блока 16 согласования форматов.По окончании чтения информации20 с выхода второго дешифратора 258(фиг. 13) поступает сигнал КОНЕЦ ВД, по которому в счетчик 260 адресадобавляется единица, а сигналом с25 выхода второго элемента 259 задержки производится сброс счетчика 257 па мяти и триггера 266 чтения. Сигнал СТР,Сл устанавливает триггер 267 слова, сигнал единичного выхода которого через первый элемент ИЛИ 243 и ,.первый элемент 244 задержки при условии отсутствия на линии 24.4 сигнала ТИНФ-А устанавливает 245 триггер запроса. байта, единичный выход которого на линии 27.2 формирует сиг-З 5 нал ЗАПР.БТ, поступающий в узел 34 управления блоком согласования(фиг. 3), При установленных триггере 64 выполнения команды (фиг. 4) и триггере 73 продолжения, а также при 40 , наличии на линии 27.2 сигнала ЗАПР.БТ из блока 21 управления устройством по .сбросу сигнала ИНФ-К на первом выходе первого узла 35 усилителей- приемников (фиг. 3) пятым элемен том И 57 (фиг, 4) вырабатывается сигнал разрешения установки триггера 58 информации абонента. При этом единичный сигнал ТИНФ-А с инверсного выхода данного триггера поступает 50 по линии 24.4 в блок 21 управления устройством. Установленный триггер 58 информации абонента разрешает выдачу через второй 46 и первый 41 мультиплексоры первого байта данных из 55 регистра 49 слова, а также сигнала разрешения работы узла 43 свертки (фиг. 3) и выдачу через двадцатый 79 68элемент И 85 (фиг. 4) на вход перво. го узла 33 усилителей-передатчиков (фиг. 3) задержанного сигнала ИНФ-А. Ло сигналу ИНФ-К с первого выхода первого узла 35 усилителей-приемни. - ков и установлечном триггере 58 информации абонента (фиг. 4) девятым элементом И 66 вырабатывается сигнал разрешения установки тригге" ра 67 байта данных. По установке триггера 67 байта данных сигнал ТБД поступает в счетчик 48 байт (фиг. 3) и по линии 25 в блок 21 управления устройством, где сбрасывает триггер 245 запроса байта (фиг. 13). По сбросу сигнала ЗАПР. БД на линии 27.2 блока 21 управления устройством восьмым элементом И 65 (фиг.4) вырабатывается сигнал сброса триггера 58 информации абонента и сбрасывается триггер 67 байта данных. Сигнал ТБД через первый элемент ИЛИ 243 (фиг. 13) и первый элемент 244 задержки при сброшенном триггере 58 информации абонента (фиг. 4) вновь устанавливает триггер 245 запроса байта (фиг. 13). При появлении очередного сигнала ЗАПР.ВТ по линии 27.2тблока 21 управления устройством и сброшенном. сигнале ИНФ-К на первом выходе первого узла 35 усилителей- приемников (фиг. 3) пятым элементом И 57 (фиг. 4) вновь вырабатывается сигнал разрешения установки триггера 58 информации абонента и описанная выше последовательность действий повторяется до считывания в канал последнего байта данных. После передачи последнего байта " с выхода второго дешифратора 47 (фиг. 3) формируется сигнал СБР.ТСЛ, поступающий по линии 26 (фиг. 13) на сброс триггера 267 слова, поскольку на линии 24.3 присутствует сигнал ЧТ и установлен триггер 254 передачиданных, то по.сигналу СИ 2 вновь устанавливается триггер 266 чтения и инициируется чтение слова по следующему адресу. Описанная пос" ледовательность действий выполняется до передачи в селекторный канал 23 (фиг. 1) слова, прочитанного по последнему адресу. При наличии сигнала "Последний адрес" с выхода третьего дешифратора 261 (фиг, 13) и сброшенном триггере 267 слова триггер 266 чтения не устанавливается, а- возбуждается выход второго элемента И 262,70 1121679 69при этом по сигналу СИ 2 устанавливается триггер 263 переполнения и сбра-, сывается триггер 252 ожидания.При установленном триггере 263 переполнения по сигналу СИЗ с выхода 5 узла 247 элементов задержки вырабатывается через третий элемент И 264 сигнал сброса счетчика 260 адреса, а через четвертый элемент И 265 под управлением установленного триггера 254 передачи данных - сигнал окончания чтения ВУК-ЧТ.П-и еброшенном триггере 252 ожидания и установленном триггере 239 измерения по сигналу СИЗ продвигает ся счетчик 250 режима, формируется. сигнал УС 7, по которому сбрасываются счетчик 250 режима и триггеры передачи данных 254, измерения 239 и сбоя 242. . 20При поступлении из блока управления устройством по линии 28.3 сигнала ВУК-ЧТ в регистре 45 байта состояния (фиг. 3) устанавливаются биты КК и ВУК. 25При сброшенном триггере 69 начальной выборки (фиг. 4) и установленном триггере 73 продолжения после появления сигнала на втором выходе регистра 45 байта состояния (установ лен бит ВУК), связанного через первый элемент ИЛИ 50 с входом второго элемента И 52, последним через пятый элемент ИЛИ 88 вырабатывается сигнал разрешения установки триггера 53 уп- З 5 равления абонента, Установленный триггер 53 управления абонента разрешает выдачу через первый мультиплексор 41 (фиг. 3) байта состояния, а также сигнала разрешения работы уз ла 43 свертки и выдачу через двадцать первый элемент И 85 (фиг. 4) на вход первого узла 33 усилителей-передатчи. ков (фиг. 3) задержанного сигнала УПР-А. По сигналу ИНФ-К с первого 45 выхода первого узла 35 усилителей- приемников при наличии сигнала с второго выхода регистра 45 байта состояния и установленном триггере 53 управления абонента (фиг. 4) седьмым элементом И 63 вырабатывается сигнал сброса триггера 64 выполнения команды. Сигналом ИНФ-К, задержанным вторым элементом 60 задержки, сбрасыва,ется триггер 53 управления абонента и регистр 45 байта состояния (фиг.З) По сбросу триггера 64 выполнения команды (фиг. 4) при сброшенном сигнале ВБР-К на втором выходе первого узла 35 усилителей-приемников (фиг. 3) восемнадцатым элементом И 80 (фиг. 4) вырабатьвается сигнал сброса триггера 81 работы абонента. По сбросу триггера 81 работы абонента сбрасывается триггер 73 продолжения и выполнение команды чтения заканчивается. Узел 34 управления блоком согласования переходит в состояние ожидания.При поступлении в регистр 45 байта состояния (фиг. 3) сигнала ЕТСБОЙ по линии 28. 1 из блока управления устройством 21 во время выполнения любой из команд в первом устанавливаются биты СБУ, КК и ВУК. Выдача текущего байта состояния устройства во время выполнения данной команды сопровождается передачей в канал байта состояния с установленными перечисленными выше битами. При поступлении сигнала ЕТСБ в регистр 45 байта состояния в момент, когда. узел управления блоком 34 согласования находится в состоянии ожидания при неустановленном триггере работы абонента 81 (фиг. 4), устанавливаются биты внимания и СБУ. Передача в канал байта состояния с установленными битами внимания и СБУ выполняется аналогично передаче байта состояния с установленным по сигналу РАЗР.ВН по линии 28.2 из блока 2 1 управления устройством одним битом внимания.После выполнения описанных выше действий устройство переходит в состояние ожидания следующей команды пуска из селекторного канала 23 (фиг. 1) .Работа устройства прекращается при наборе оператором директивы "Конец измерения", при этом после выполнения команды чтения новая команда пуска не поступает.Таким образом, на основании анализа результатов измерений (типов выполняемых команд, объемов массивов обмена, среднего времени доступа, частот обращений к цилиндрам по фиксированным адресам и т.д.) можно оптимизировать работу дисковой подсистемы путем перераспределения информации,записанной на дисках, а следовательно,и повысить производительность вычислительной системы в целом.1121679 синхровходом регистра адреса и первым входом второго элемента И, второй вход и выход которого подключены соответственно к шестой группе информационных входов блока и синхровходу егистра кода операции, информационый вход и выход регистра кода операции соединены соответственно с седьмой группой информационных входов блока и информационным входом регистра операции, первый и второй синхровходы которого подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, информационный вход и выход регистра вдреса соединены соответственно с восьмой группой информационных входов блока и с первым информационным выходом блока, первый и второй входы и выход узла сравнения подключены соответственно к выходам регистра уставки и регистра адреса и четвертому входу третьего триггера, пятый вход которого соединен с выходом второго элемента задержки, информационный вход, синхровход и выход регистра байта состояния подключены соответственно к восьмой и девятой группам информационных входов блока и входу первого дешифратора, первый, второй и третий входы второго узла элементов И соединены соответственно с девятой группой информационных входов блока, выходом третьего триггера и выходом первого дешифратора, первый, второй и третий входы и выход узла элементов ИЛИ-И подключены соответственно к седьмой, восьмой и десятой группам информационных входов блока и первому входу третьего Изобретение относится к вычислительной технике и может быть использо вано для сбора данных, характеризующих процесс функционирования электронной вычислительной машины (ЭВМ), 5 с последующим применением этих данных для оптимизации ЭВМ и систем на этапе системного анализа.Известны устройства для сбора дан ных о работе ЭВМ, содержащие блок 10 элемента И, второй вход которого соединен с выходом второго дешифратора,первый и второй входы и выход первого счетчика подключены соответственно к первому выходу первого узла элементов И, выходу третьего элемента И и входу третьего дешифратораинформационный вход, первый, второйи третий управляющие входы и выходвторого счетчика соединены соответственно с седьмой группой информационных входов блока, выходом четвер. того элемента И, выходом элемента ИЛИ, выходом третьего дешифратора и вторым информационным выходом блока,первый и второй входы четвертоготриггера подключены соответственно к выходу вторОго узла элементов Ии выходу второго элемента задержки,первый и второй входы и выход пятого элемента И соединены соответственно с выходом третьего триггера, выходом четвертого триггера и входомвторого элемента задержки, выход регистра операции подключен к первомуинформационному выходу блока и входувторого дешифратора, первый и второйвходы и выход третьего узла элементов И соединены соответственно с выходом второго дешифратора, выходом 1 второго узла элементов И и выходомуправления синхронизацией блока, пер.вый и второй входы элемента ИЛИ подключены соответственно к выходам третьего узла элементов И и второго эле"мента задержки, а первый, второй итретий входы четвертого элемента Исоединены соответственно с выходамитретьего триггера, узла элементов ИЛИИ второго дешифратора. коммутации, вход которого через последовательно соединенные коммутатор контролируемых точек, блок согласования и блок усиления подключен к входу устройства, а также блок управления и блок логических пребразований, соединенные связями с блоком коммута. ции, выход которого соединен с входом. блока счетчиков, выход которого через буферный регистр подключен квходу блока регистрации, управляющие входы блоков счетчиков, регистрации и буферного регистра соединены с со-. ответствующими входами блока управления 15Однако количество одновременно регистрируемых сигналов в исследуемой ЭВМ ограничено числом имеющихся зондов и счетчиков. Как правило, устройства (аппаратные мониторы) этого ти па имеют двадцать счетчиков, при этом каждый счетчик может использоваться либо для измерения длительностей состояний (временных интервалов), либо для подсчета числа событий (изменений 15 состояний). Для регистрации логических переменных (например, кода причины прерывания, адреса. команды и т.д,) используется дешифратор, как правило, на четыре вХода и шестнадцать выходов 20 при этом число появлений каждой из шестнадцати логических переменных подсчитывается в своем счетчике. Очевидно, что такой разрядности для логических переменных недостаточно. 25Таким образом, необходимы устрой-. ства, позволяющие измерять не только среднее значение параметроа, цо и строить гистограммы для полумарковских и имитационных моделей вычислительных систем и эффективно регистрировать логические переменные большой разрядности, а также устройства, в ко. торых устранена линейная зависимость числа регистрируемых сигнал а от сос 35 тава оборудования.Устройства 121 и 3, уззвлс таоряющие перечисленным требоаациям, ис. пользуют принцип непрерывной временной шкалы, относительно которой Фик сируются значения логических переменных, так называемые трассовые аппаратные мониторы.Наиболее близким к предлаг аемому является устройство для сбора данных 45 о работе ЭВМ, содержащее узел зондов, . узел дифференциальных приемников, первый, второй и третий регистры процессора, регистр стробов, элемент ИЛИ., таймер, генератор, шифратор, узел приоритета и выборки, блок оперативной памяти и мини-ЭВИ, причем узел дифференциальных приемников через узел зондов последовательно соединен с центральным процессором измеряемой 55 ЭВМ, информационный выход узла дифференциальных приемников соответственно подключен к информационным входам первого, второго, третьего регистров процессора и регистра стробов,управляющий вход которого связанс управляющим выходом узла дифференциальных приемников, первыми управляющими входами первого, второго, третьего регистров процессора и элемента ИЛИ, второй управляющий вход которого соединен с регистром стробов,третий управляющий вход элемента ИЛИсвязан с первым управляющим входомузла приоритета и выборки и черезтаймер с генератором, выход элемента ИЛИ подключен к второмууправляющему входу узла приоритета и выборки,первый управляющий выход которогосоединен с таймером, вторыми управляющими входами первого, второго,третьего регистров процессора, первьп, второй, третий и четвертый информационные входы узла приоритетаи выборки соответственно связаны синформационными выходами таймера, атакже первого, второго и третьегорегистров процессора, а второй управляющий выход узла приоритета и выборки через шифратор соединен с первыминФормационным входом блока оперативной памяти, второй информационныйвход которого связан с информационным выходом узла приоритета и выборки, блок оперативной памяти соединендвусторонними информационно-комацдны.ми связями с мини-ЭВМ Я,Недостатком известного устройстваявляются ограниченные Фуцкциоцлпьныевозможности.Регистрация работы процессора на уровне его состояний ( Супервизор- задача", "Ожидание-счет", "Стоп-работа"), а также фиксирование ключа программы, адресов канала и устрой 11 ства по команде "Начать ввод-выводадресов канала и устройства при появлении прерывания от ввода-выводапозволяет получить трассы работыпрЬцессора и внешних устройств, в результате обработки которых получают входные данные для аналитических иимитационных моделей вычислительных систем. В прототипе активность внешних устройств рассматривается на уровне "Занято-свободно" без распознавания типа выполняемой команды и обьема обмена, Регистрация на уровне"Занято-свободно" достаточна для устройств с известными старт-стопными характеристиками, например устройст 11216791121679 иг. Составитель Л. Горска Техред С.Легеза Корр ктор Л.Пчел ор С.Шекма нска Заказ 79 Филиал ППП "Патент", г.ужгород роектная 3/38 Тираж 698 ПодписноВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035,. Москва, Ж, Раушская наб д, 4/ва печати. Однако в современных вычислительных системах основным запоминающим устройством для хранения наборов данных является магнитный диск, эфФективность работы которого влияет 5 на работу системы в целом, при этом необходимо учитывать типы выполняемых команд, объемы обмена, частоты обращений к цилиндрам с конкретными адресами, среднее время доступа и т.п, 1 ОЦель изобретения " расширение функциональных возможностей устройства путем реГистрации типа выполняемой команды, объема массива обмена исреднего времени доступа к диску, 15 Поставленная цель достигается тем, ,что в устройство содержащее узел зондов, блок дифференциальных приемников, узел формирования стробов,первый шиф; ратор, таймер, регистр режима, регистр ввода-вывода, мультиплексор, узелсинхронизации,блок оперативной памя" ти и блок согласования форматов, информационный вход, управляющий вход- выход и информационный вход-выход которого соединены соответственно с . информационным выходом блока оперативной памяти, управляющим и информационным входами выходами устройства, вход и выход узла зондов подключены соответственно к первому информационному входу устройства и информационному входу блока дифференциальных приемников, первый и второй информационные выходы которого соединены соответственно с входом узла Формирования стробов и первым информацион-. ным входом регистра режима, выход узла формирования стробов подключен к40 входу первого шифратора, первым синхровходам регистров режима и ввода- вывода и входу управления режимом узла синхронизации, второй и третий синхровходы, второй информационный вход и выход регистра режима соединены соответственно с выходом первого шифратора, первым выходом узла синхронизации, информационным выходом таймера и первым информационным входом мультиплексора, информационный вход, второй синхровход и выход регистра ввода-вывода подключены соответственно к второму информационному выходу блока дифференциальных при емников, второму выходу узла синхро 55 низации и второму информационному входу мультиплексора, входы управления запросами и управления синхронизацией таймера узла синхронизациисоединены соответственно с выходомпризнака блока оперативной памятии выходом старшего разряда таймера,а выход мультиплексора подключенк информационному входу блока оперативной памяти, введены регистры стар.ших и младших разрядов таймера, ре.егистры адреса и кода операции диска,счетчики запросов процессора и диска, второй и третий шифраторы, блокизмерения работы диска и блок управления, причем выходы счетчиков запросов процессора и диска соединеныс первым информационным входом регистра старших разрядов таймера,вход и выход второго шифратора подключены соответственно к выходу старшего разряда таймера и первому синхровходу регистра старших разрядовтаймера, второй синхровход, второйинформационный вход и выход которогосоединены соответственно с третьимвыходом узла синхронизации, информационным выходом таймера и третьиминформационным входом мультиплексора,синхровход, информационный вход ивыход регистра младших разрядов таймера подключены соответственно к четвертому выходу узла синхронизации,информационному выходу таймера и четвертому информационному входу мультиплексора, информационный вход и выход управления синхронизацией блокаизмерения работы диска соединены соответственно с вторым информационнымвходом устройства и входом управлениясинхронизацией регистров диска узла.синхронизации, вход и выкод третьегошифратора подключены соответственнок выходу управления синхронизациейблока измерения работы диска и первому синхровходу регистра адреса диска, второй синхровход, первый и второй информационные входы и выход которого соединены соответственно спятым выходом узла синхронизации, инФормационным выходом таймера, первыминформационным выходом блока измерения работы диска и пятым информационным входом мультиплексора, информационный вход, первый и второй сннхровходы и выход регистра кода операциидиска подключены соответственнок второму информационному выходу ивыходу управления синхронизацией бло-,.ка измерения работы диска, шестомувыходу узла синхронизации и шестомуинформационному входу мультиплексора, входы счетчиков запросов процессора и диска соединены соответственно с седьмым и восьмым выходами узла синхронизации, блок управления содержит триггер измерения, триггер пуска, триггер сбоя, два элемента ИЛИ, четыре элемента И, два элемента задержки, узел элементов задержки, три дешифратора, триггер запроса байта, 1 Огенератор импульсов, счетчик режима, триггер сбора данных, триггер ожидания, триггер разрешения, триггер передачи данных, элемент ИЛИ-И, триггер записи, счетчик памяти, счетчик 5 адреса, триггер переполнения, триггер чтения и триггер слова, причем первый вход триггера измерения подключен к выходу управления измерением блока согласования форматов и к 20первым входам триггера сбоя, триггера чтения и триггера запроса байта, второй вход которого соединен с выходом управления запросом блока согласования форматов и первым входом 25 первого элемента ИЛИ, вход сброса триггера слова подключен к выходу начальной установки блока согласования форматов, первый вход и единичный выход триггера разрешения соедине 50ны с управляющим входом-выходом блока дифференциальных приемников и управляющим входом блока измерения работы диска, установочный вход, вход сброса и выход триггера пуска подклю-З 5 чены соответственно к прямому и инверсному входам пуска устройства и входу генератора импульсов, выход которого соединен с входом узла элементов задержки, выход узла элемен тов задержки подключен к управляющему входу таймера, входу - выходу пуска узла синхронизации, входу регистрации запроса блока согласованияформатов и .первому входу первого 45 .элемента И, второй и третий входы и выход которого соединены соответственно с нулевым выходом триггера ожидания, единичным выходом триггера измерения и счетным входом счетчика режима, выход счетчика режима подключен к входу первого дешифратора, первый второй, третий и четвертый выходыкоторого соединены соответственно с установочным входом и входом сброса триггера сбора данных, вторым и первым установочными входами триггера ожидания, вход сброса которого подключен к выходу второго элемента И, 1второй, третий и четвертый входы триг. гера разрешения соединены соответственно с единичным выходом триггера сбора данных, пятым выходом первого дешифратора и выходом третьего элемента И, установочный вход, вход сброса и единичный выход триггера передачи данных подключены соответст" венно к шестому и седьмому выходам первого дешифратора и входу регистрации сбоя блока согласования форматов, первый и второй входы и выход второго, элемента ИЛИ соединены соответственно с первым и шестым выходами перво-, го дешифратора и входом сброса триггера переполнения, единичный выход и установочный вход которого подключены соответственно к первым входам третьего и четвертого элементов И и выходу второго элемента И, второй и третий входы триггера измерения соединены соответственно с единичным выходом триггера пуска и седьмым выходом пер" вого дешифратора, вход сброса, установочный вход и единичный выход триг гера сбоя подключены соответственно к седьмому выходу первого дешифратора входу-выходу контроля блока опе)ративной памяти и входу регистрации сбоя блока согласования форматов, третий и четвертый входы и единичный выход триггера запроса байта сое" динены соответственно с единичным выходом триггера слова, выходом первого элемента задержки и входом регистрации запроса блока согласования форматов, второй вход и выход первого элемента ИЛИ подключены соответственно к единичному выходу триггера слова и входу первого элемента задержки, вход сброса счетчика режима соединен с седьмым выходом первого дешифратора вторые входы третьего и четвертого элементов И подключены к выходу узла элементов задержки, третий вход и выход четвертого элемента И соединены соответственно с единичным выходом триггера передачи данных и входом регистрации сбоя блока согласования форматов, установочный вход триггера слова подключен к входу-выходу контроля блока оперативной памяти, установочный вход, вход сбро" са и единичный выход триггера записи соединены соответственно с входом- выходом пуска узла синхронизации, вы. ходом второго элемента задержки и9 1121 первым входом элемента ИЛИ-И, второй и третий входы и выход которого подключены соответственно к единичному выходу триггера чтения, выходу узла элементов задержки и счетному входу счетчика памяти, вход сброса которого соединен с выходом второго элемента задержки, первый и второй входы и первый и второй выходы второго дешифратора подключены соответственно к единичному выходу триггера записи, выходу счетчика памяти, входу-выходу контроля блока оперативной памяти и входу второго элемента задержки, счетный вход, вход сброса, 15 информационный выход и выход переноса счетчика адреса соединены соответственно с вторым выходом второго дешифратора, выходом третьего элемента И, адресным входом блока оператив ной памяти и входом третьего дешифратора, выход которого подключен к первому входу второго элемента И, второй и третий входы которого соединены соответственно с выходом узла элементов задержки и нулевым выходом триггера слова, а второй, третий, четвертый, пятый и шестой входы триггера чтения подключены соответственно к выходу второго элемен та задержки, нулевому выходу триггера слова, выходу узла элементов задержки, единичному выходу триггера передачи данных и выходу третьего дешифратора, блок измерения работы диска содержит пять элементов И, два элемента ИЛИ-НЕ,четыре триггера, три узла элементов И, регистр байта состояния, три дешифратора, узел элементов ИЛИ-И, два элемента задержки, 40 регистр адреса, регистр кода операции, регистр операции, два счетчика, элемент ИЛИ, узел сравнения и регистр уставки, при этом первый и второй входы первого элемента И соеди нены соответственно с управляющим входом и первой группой информационных входов блока, выход первого элемента И подключен к первым входам первого и второго триггеров, второй 50 вход первого триггера соединен с вто. рой группой информационных входов блока, третий вход первого триггера, второй вход второго триггера, первый вход третьего триггера и вход перво го элемента ИЛИ-НЕ подключены к третьей группе информационных входов блока, входы первого элемента задерж" 6791 Оки и второго элемента ИЛИ-НЕ соединены с четвертой группой информационных входов блока, третий вход второго триггера подключен к выходу первого элемента задержки, четвертые входыпервого и второго триггеров и второй вход третьего триггера соединены с выходом первого элемента ИЛИ-НЕ, пФ- тый вход первого триггера подключен к выходу второго элемента ИЛИ-НЕ, первый, второй, третий, четвертый, пятый входы и первый, второй и третий выходы первого узла элементов И,соединены соответственно с пятой группой информационных входов блока, прямым и инверсным выходами первого триггера, прямым и инверсным, выходами второго триггера, третьим входом третьего триггера, синхровходом регистра адреса и первым входом второго элемента И, второй вход и выход которого подключен соответственно к шестой .группе информационных входов блока и синхровходу регистра кода операций, информационный вход и выход регистра кода операций соедине. ны соответственно с седьмой группой информационных входов блока и информационным входом регистра операций, первый и второй синхровходы которого подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, информационный вход и выход регистра адреса соединены соответственно с восьмой группой информационных входов блока и первым информационным выходом блока, первый и второй входы и выход узла сравнения подключены соответственно к выходам регистра уставки и ре гистра адреса и четвертому входу третьего триггера, пятый вход которого соединен с выходом второго элемента задержки, информационный вход, синхровход и выход регистра байта состояния подключены соответственно к восьмой и девятой группам информационных входов блока и входу первого дешифратора, первый, второй и третий входы второго узла элементов И соединены соответственно с девятой группой информационных входов блока, выходом третьего триггера и выходом первого дешифратора, первый, второй и третий входы и выход узла элементов ИЛИ-И подключены соответственно к седьмой, восьмой и десятой группам информаци-" онных входов блока и первому входу11 1121 третьего, элемента И, второй вход которого соединен с выходом второго дешифратора, первый и второй входы и выход первого счетчика подключены соответственно к первому выходу первого узла элементов И, выходу третьего элемента И и входу третьего дешифратора, информационный вход, первый, второй и третий управляющие входы и выход второго счетчика соединены со р ответственно с седьмой группой инфор. мационных входов блока, выходом четвертого элемента И, выходом элемента ИЛИ, выходом третьего дешифратора и вторым информационнымвыходом блока, первый и второй входы четвертого триггера подключены соответственно к выходу второго узла элементов И и выходу второго элемента задержки, пер: вый и второй входы и выход пятого эле-.мента И соединены соответственно с выходом третьего триггера, выходом четвертого триггера и входом второго эле мента задержки, выход регистра операции подключен к первому информаци онному выходу блока и входу второго дешифратора, первый и второй входы и выход третьего узла элементов И соединены соответственно с выходом второго дешифратора, выходом второго узла элементов И и выходом управления синхронизацией блока, первый и второй входы элемента ИЛИ подключены соответственно к выходам третьего узла элементов И и второго элемен - та задержки, а первый, второй и третий входы четвертого элемента И соединены соответственно с выходами третьего триггера узла элементов ИЛИИ и второго дешифратора.На фиг. 1 показана блок-схема устройства для сбора данных о работе ЭВМ 1 на фиг. 2 - схема узла формиро- вания стробов; на фиг. 3 - схема блока согласования форматов; на фиг. 4- 45 схема узла управления блоком согласования форматов на фиг. 5 - схема мультиплексора на фиг. 6 - схема блока измерения работы диска, на фиг. 7 и 8 - схема узла синхрониза ции, на фиг. 9 - схема блока оперативной памяти, на фиг. 10 - схема уз.- ла местного управления, на фиг. 11 ; схема узла контроля, на фнг. 12 - схема. второго дешифратора блока опе-, 55 ративной памяти," на фиг. 13 - схема блока управления устройством, на фиг. 14 - схема первого узла элемен 679 12тов И блока измерения работы диска; на фиг. 15 - схема второго дешифратора блока управления устройством.Устройство для сбора данных о работе ЭВМ содержит (фиг. 1) узел 1 зон-. дов, блок 2 дифференциальных приемников, узел 3 формирования стробов, таймер 4, первый 5, нторой 6 и третий 7 шифраторы, регистры 8 и 9 режима и ввода-вывода, регистры 10 и 11 старших и младших разрядов таймера, регистры 12 и 13 адреса и кода операции диска, счетчики 14 и 15 запросов процессора и диска, блок 16 согласования форматон, мультиплексор 17, блок 18 измерения работы дис" ка, узел 19 синхронизации, блок 20 оперативной памяти и блок 21 управле" ния устройством.Устройство подключается к измеряемой ЭВМ следующим образом: к центральному процессору 22 - через узел 1 зондов, а к селекторному каналу 23 через блок 16 согласования форматов. Блок 2 дифференциальных приемников через узел 1 зондов подключен к центральному процессору 22 измеряемой ЭВМ. Первый информационный выход блока 2 через узел 3 формирования стробов связан соответственно с входом управления режимом узла синхронизации, а также с первыми синхронходами регистров 8 и 9 режима и ввода-вывода ичерез первый шифратор 5 с вторым синхровходом регистра 8 режима, третий синхровход которого соединен с первым выходом узла 19 синхронизации, второй выход которого соединен с вторым синхровходом регистра 9 ввода-вынода, информационный вход которого связан с вторым информационным выходом блока 2 дифференциальных приемников 8 и первым информационным входом регистра 8 режима. Выходы регистров 8 и 9 соответственно подключены к перно му и второму информационным входам мультиплексора 17, выход которого связан с информационным входом блока 20 оперативной памяти, выход признака которого соединен с входом управления запросами узла 9 синхронизации, вход управления синхронизацией регистров таймера которого связан с выходом, старшего разряда таймера 4, управляющий вход которого подключен к выходу управления таймером блока 21 управления устройством, который соединен соответственно с входом-выхо