Арифметическое устройство для процессора быстрого преобразования фурье
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1120347
Автор: Колюскин
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09) (11) эа) 6 06 Р 15/332 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ. И ОТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский институт электронной техники(56) 1. Авторское свидетельство СССР 9 480079, кл, С 06 Р 15/332, 1973.2. 1 Лч В., Ро 1 ег А. А пею Ьагс 1- ыаге геа 11 каггоп оЙ Вдруг-вреей Йавг Гоиг 1 ег ггапвГагшегв. - 1 ЕЕЕ Тгапв. Асоцвггс, БреесЬ апй 81 япа 1 Ргосевв 1 п 8, 1975, 23, У 6, рр. 543-547 (прототип).(54) (57) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВОДЛЯ ПРОЦЕССОРА БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ, содержащее первый и второй блоки памяти, информационные выходы которых подключены к информационным входам соответственно первогои второго регистров, первый и второйсумматоры-вычитатели, выходы которыхсоединены с информационными входамисоответственно третьего и четвертогорегистров, информационные выходы которых подключены к первым входамсоответственно первого и второгосумматоров-вычитателей и являютсясоответственно первым и вторым информационными выходами устройства, авходы старших разрядов адреса первого и второго блоков памяти поразрядно объединены и являются адреснымвходом устройства, о т л и ч а ю -щ е е с я тем, что, с целью сокращения аппаратурных затрат, оно содержит первый и второй мультиплексоры,первый и второй элементы НЕ и первый,второй и третий элементы И, причемпервый вход первого элемента И объединен с первым входом второго элемента И, входом первого элемента НЕ иявляется первым информационным входом устройства, второй вход первогоэлемента И объединен с входом второго элемента НЕ и является вторым информационным входом устройства, выход второго элемента НЕ подключен кпервому входу третьего элемента И ивторому входу второго элемента И,выход которого соединен с управляющим входом второго сумматора-вычитателя и управляющими входами первого и второго мультиплексоров, выходыкоторых подключены к вторым входамсоответственно первого и второгосумматоров в вычитател, выход перво -го элемента НЕ соединен с вторымвходом .третьего элемента И, выходкоторого соединен с входами обнуления первого и второго регистров иуправляющими входами первого и второго блоков памяти, входы младших разрядов адреса которых объединены иподключены к выходу первого элементаИ, информационный выход первого регистра подключен к первым информационным входам первого и второго мультиплексоров, вторые информационные входы которых объединены и подключенык информационному выходу второго регистра, 7 11Ситуация 3. Если на входы 12 и 13 блока анализа операндов переменные О,М принимают значения (у =1, М =О, то младший разряд адресных входов блоков 2 и 3 памяти остается тем же (нулевым), что и в ситуации 2, но мультиплексоры 6 и 7 переключаются во второе положение, а второй сумматор-вычитатель 9 изменяет режим работы так, что поступающая на второй его вход информация берется с противоположным знаком.Следовательно на первый сумматорвычитатель поступает код ф =СОз ф 1,(1,0), а, с учетом изменения знака, на второй сумматор-вычитатель кодЯ-М,=.-ян - 1 с= 1 (1,0), что и требуется прй вычислении по формулам (1) - (2) .Ситуация 4. На входах 12 и 13 блока 1 анализа операндов О =1, Ч=1, На адресные входы блоков 2 и 3 памя 20347 8ти поступают коды А =К,КР, К,1,а из блоков памяти выбираются числаф и 4 ф" . Мультиплексоры 6 и 7 находятся в первом положении, поэтому 5 на вторые информационные входы первого 8 и второго 9 сумматоров-вычитателей поступают соответственноф дГ 2 Бп К 1 Ф 5) фф 1,1 10ф=Гг-ь+ЬМ=ЧИ.Оба сумматора-вычитателя работаютв режиме, соответствующем операции,в формуле (2) (на выходе блока анали за операндов пассивный уровень) поЭэтому комплексное произведение вэтой ситуации, как и во всех предыдущих, вычисляется правильно.Итак, предлагаемое арифметическое 20 устройство за счет указанных блокови связей позволяет сократить емкостьблоков памяти в два раза.1120347 Составитель А,Н,Баранов Техред И,Асталош Редакто бк Корректор С,Че каэ 7744/37ВН ПодписиР филиал ППП "Патент", г,ужгород,оектна Тираж 698 ИИПИ Государственн по делам изобретен 3035, Москва, Жго комитета СССй и открытийРаушская наб.,
СмотретьЗаявка
3604350, 10.06.1983
МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ
КОЛЮСКИН ВЛАДИМИР АЛЕКСАНДРОВИЧ
МПК / Метки
МПК: G06F 17/14
Метки: арифметическое, быстрого, преобразования, процессора, фурье
Опубликовано: 23.10.1984
Код ссылки
<a href="https://patents.su/6-1120347-arifmeticheskoe-ustrojjstvo-dlya-processora-bystrogo-preobrazovaniya-fure.html" target="_blank" rel="follow" title="База патентов СССР">Арифметическое устройство для процессора быстрого преобразования фурье</a>
Предыдущий патент: Матричное устройство для решения дифференциальных уравнений в частных производных
Следующий патент: Анализатор спектра
Случайный патент: Вибрационный питатель к разбрасывателям удобрений