Устройство для умножения

(19) . (111 союз советскихсоциАлистичеснихРЕСПУБЛИК 1 А 6 Р 7/ ОсудАРстВенныйО ДЕЛАМ ИЗОБРЕТЕНИ ИТЕТ СССРЙ и ОтнРытий ВИДЕГЕЛЬБ В ВТОРСК арак учко А,Н.а быстродейтское радио",анин(54) (57) УСТРОЙСТВО ДЛЯ УМНОЖЕ 1 КЯ,содержащее М -разряный регистр множнмого, Я -разрядный регистр множителя, сумматор двухрядового кода, параллельный сумматор, регистр результата, причем разрядные выходы параллельного сумматора соединены с соответствующими входами регистра результата, о т л и ч а ю щ е е с ятем, что, с целью расширения областиприменения, в него введены элементИ, М/2 элементов 2 И-ИЛИ, И/2 полусумматоров, (/2+1) групп по два элемен-та И и (М) элементов 2 И-ИЛИ в каждой, М/2 групп полусумматоров по (М+1полусумматоров в каждой, регистрмножителя содержит (М/2+1) группразрядов, причем первая группа разрядов содержит два младших разрядарегистра множителя, 1 -я группа разрядов регистра множителя (= 2,, Й/2+1) содержит по три разряда,причем старший разряд-й группырегистра множителя (1 = 18/2+1)равен по значению младшему разряду(ц+1)-й группы разрядов регистрамножителя, выход старшего разрядапервой группы разрядов регистра множителя соединен с первым входом элемента И и с (М+2) весовым входом сумматора двухрядового кода, инверсный выход мЛадшего разряда первой группы разрядов регистра множителя соединен с вторым входом элемента И, инверсный выход старшего разряда первой группы разрядов регистра множителя соединен с первым весовым входом сумматора двухрядового кода и с первыми входами полусумматоров первой группы, выход старшего разряда (К+1)-й группы разрядов регистра множителя соединен с первым входом первого элемента И К-го элемента 2 И-ИЛИ и с (М+2 К+2)-м весовым входом фЗ сумматора двухрядового кода 9=1, , И/2), инверсный выход старшего разряда (+1)-й группы разрядов регистра множителя соединен с первым входом второго элемента И К -го эле- а мента 2 И-ИЛИ, с первыми входами полусумматоров (1+1)-й группы полусум-, маторов и с (2 К+1)-м весовым входом сумматора двухрядового кода, выход второго разряда (1-1)-й группы разрядов регистра множителя соединен с вторым входом второго элемента И М-го элемента 2 И-ИЛИ и с первым входом 1 -го полусумматора, инверсный выход второго разряда (К)-й группы разрядов регистра множителя соединен с вторым входом первого элемента И 1-го элемента 2 И-ИЛИ, выход младшегО. разряда (К+1)-й группы разрядов регистра множителя соединен с третьим входом второго элемента И К-го элемента 2 И-ИЛИ и с вторым входом 1(-го полусумматора, инверсный выход младшего разряда (1+1)-й группы разрядов регистра множителя соединен с третьим1123031 3Изобретение относится к автомати- блок преобразования прямого кодаке и вычислительной технике и пред- множителя в дополнительный, чтоназначено для использования в специа- уменьшает быстродействие устройствализированных цифровых арифметических, и требует дополнительных затрат .обоустройствах. . 5 рудования,Известны устройства для умножения Цель изобретения - расширениедвоичного числа (множимого) на другое области применения устройства.двоичное число (множитель), использу- Поставленная цель достигается тем,ющие для формирования произведениячто в устройство для.умножения, соряд сложений-вычитаний кратных мно держащее М-разрядный регистр множижимого и . мого, Я -разрядный регистр множителя,Наиболее близким по технической сумматор двужрядевого кода, паралсущности к изобретению является уст- лельный сумматор, регистр результата,ройство для умножения, содержащее . причем разрядные выходы параллельнорегисФр множителя, регистр множнмого, 15 го сумматора соединены с соответстсумматор двухрядового кода, сумматор вующими входами регистра результата,приведения двухрядового кода в одно- введены элемент И, М /2 элементоврядовый, регистр результата 1,21. 2 И-ИДИК/2 полусумматоров (Й/2+1)Однако чтобы получить произведе- групп по два элемента И й 1-1) элейие дополнительного кода множителя 26 ментов 2 И-ИЛИ в каждойМ /2 группи кода множимого в известное устрой" полусумматоров но (9+1) полусумматостао необходимо ввести специальный ров в каждой, регистр множителя совходом первого элемента И 1 -го элемента 2 И-ИЛИ, первый вход первогоэлемента И каждой группы соединенс М-и разрядом регистра множимого,первый вход второго элемента И каж"дой группы соединен с выходом первого разряда регистра множимого, первый вход первого элемента И 1 -гоэлемента 2 И-ИЛИ каждой группы соединен соответственно с (3+1)-м выходом регистра множимого Я=1Ф),первый вход второго элемента И 1 -гоэлемента 2 И-ИЛИ каждой группы соединен соответственно с 1 -м выходом регистра множимого, прямой выходмладшего разряда первой .группы разрядов регистра множителя соединен свторыми входами первых элементов Иэлементов 2 И-ИЛИ и вторыми входамивторого элемента И первой группы,выход первого элемента И устройствасоединен с вторыми входами вторыхэлементов И элементов 2 И-ИЛИ и первого элемента И первой группы, выходЦ-го элемента 2 И-ИЛИ устройства сое"динен с вторыми входами вторых элементов И элементов 2 И-ИЛИ и вторымивходами первого элемента И Ь +1)-й группы, выход 1 -го полусумматораустройства соединен с вторыми, входами первых элементов И элементов2 И-ИЛИ и вторыми входамн первых элементов И элементов 2 И-ИЛИ и вторымивходами второго элемента И 9+1)-йгруппы, выход гервого и второгоэлемента И М -й груииы соединен с вторыми входами соответственно (И+1)-гои первого полусумматоров В -й группыполусумматоров, выход 1 -го элемента2 И-ИЛИ М-й группы соединен с вторымвходом И+1)-го полусумматора В-йгруппы, выход-го полусумматора К -йгруппы соединен с (2 М+-2)-м весовымвходом сумматора двухрядового кода0=18+1), выходы первого ивторого элемента И (Ф/2+1)-й группы.соединены соответственно с 9+Ц)-и иСИ+1)-м весовыми входами сумматорадвухрядового кода, выход-го элемента 2 И-ИЛИ (М/2+1)-й группы соединен с 9+3)-м весовым входом сумма-,тора двухрядового кода, шина логи-ческой единицы устройства соединенас (В+2)-м и с (М+2 М+1)-и весовымивходами сумматора двухрядового ко-,да.031 3 1123 держит (8/2+1) групп разрядов, причем первая группа разрядов содержит два младших разряда регистра множителя,-я группа разрядов регистра множителя (= 2Я/2+ 1) содержит по три разряда, причем старший разрядю-й группы регистра множителя ( =1 ,8/2+1) равен по значению младшему разряду (4+1)-й группы разрядов регистра множителя, выход старшего 1 О 1разряда первой. группы разрядов регистра множителя соединен с первым входом элемента И и с +2) весовым входом сумматора двухрядового кода, инверсный выход младшего разряда 15 первой группы разрядов регистра множителя соединен с вторым входом элемента И; инверсный выход старшего разряда первой группы разрядов регистра множителя соединен с первым 20 весовым входом сумматора двухрядового кода и с первыми входами полу- сумматоров первой группы, выход старшего разряда +1)-й группы разрядов регистра множителя соединен с 25 первым входом первого элемента И "го элемента 2 И-ИПИ и с ОН+21+2)-.м весовым входом сумматора двухрядового кода (1=1Й/2), инверсный выход старшего разряда (1+1)-й груп- ЗО .пы разрядов регистра множителя соединен с первым входом второго элемента И ( -го элемента 2 И-ИЛИ, с первыми входами полусумматоров Ь +1)-й группы полусумматоров и с (2+1)-м весовьи входом сумматора двухрядового кода, выход второго разряда (1+1)-й группы разрядов регистра множителя соединен с вторым входом второго элемента И к -го элемента 2 И-ИЛИ и с первым входом 1 с-го полусумматора, инверсный выход второго разряда В+1)-й группы разрядов регистра множителя соединен с вторым входом первого элемента И-го элемента 2 И-ИЛИ, выход младшего разряда(1+1 - Й группы разрядов регистра множителя соединен с третьим входом второго . элемента И 1 с -го элемента 2 И-КПИ и с вторым входом 1 -го полусумматора, 5 а инверсный выход младшего разряда (+1)-й группы разрядов регистра мно-. пы соединен с выходом первого разряда регистра множимого, первый вход первого элемента И 3 -го элемента 2 И-ИЛИ каждой группы соединен соответственно с (3+1)-м выходом регистра множимого И= 1М), первый вход второго элемента И 3 -го элемента 2 И-ИЛИ каждой группы соединен соответственно с 1 -м выходом регистра множимого, прямой выход младшего разряда первой группы разрядов регистра множителя соединен с вторыми входами первых элементов И элементов 2 И-ИЛИ и вторыми входами второго элемента И первой группы, выход первого элемента И устройства соединен с вторыми входами вторых элементов И элементов 2 И-ИЛИ и первогО элемента И первой группы, выход 1 -го элемента 2 И-ИЛИ устройства соединен с вторыми входами вторых элементов И элементов 2 И-ИЛИ и вторыми входами первого элемента И (1+1)-й группы, выход ( -го полусумматора устройства соединен с вторыми входами первых элементов И элементов 2 И-ИЛИ и вторыми входами первых элементов И элементов 2 И-ИЛИ и вторьвщ входами второго элемента И 0+1)-й группы, выход первого и второго элемента И 1,-й группы соединен с вторыми входами соответственно (И+1)-го и первого полусумматоров 1-ой группы полусумматоров, выход -го элемента 2 И-ИЛИ 1(-й группы соединен с вторым входом (3+1)-го полу- сумматора 1-й группы, выход Ч,-го полусумматора 1 -й группы соединен с (2+-2)-м весовым входом сумматора двухрядового кода ( =1. ,М+1), вы ходы первого и второго элемента И Р/2+1)-й группы соединены соответственно с (В+И)-м и (Я+1)-м весовьви . входами сумматора двухрядового кода, выход ь -го .элемента 2 И-КПИ (Й/2+1)"й группы соединен с (8+3)-м весовым входом сумматора двухрядового кода, шина логической единицы устройства соединена с (В+2)-м и с (М+21+1)-м весовыми входами сумматора двухрядо вого кода.На чертеже представлена блок-схема устройства для умножения.,жителя соединен с третьим входомпервого элемента И 1-го элемента2 И-ИЛИ, первый вход первого элемента 55И каждой группы соединен с М-м разрядом регистра множимого, первыйвход второго элемента И каждой груп-. Устройство содержит регистр 1 множителя, регистр 2 множимого, блок 3 анализа разрядов множителя и формирования кратных множимого, содержащий двухвходовой элемент И (3-1)(11/2) элементов 2 И-ИЛИ (3-2,3-4каждый иэ которых содержит два трехвходовых элемента И и элемент ИЛИ (последний элемент 2 И-ИЛИ вырождается в двухвходовой элемент И (3-4), так как старший разряд последней группы 5 разрядов множителя в данном случае равен единице), (8/2) полусумматоров (3-3,3-5),К/2+11 групп логических элементов, каждая из которых содержит два двухвходовых элемента И (3-6, 3-16, 3-26,3-10, 3-20, 3-30) и (М) элементов 2 И-ИЛИ 3-7; 3-9, 3-17-;3-19, 3-27-3-29, каждый из которых содержит два двухвходовых элемента И и элемент ИЛИ,11/2) групп по (М+1) по лусумматоров в каждой (3-11",3-15, 3-21-3-25), сумматор 4 двухрядового кода, сумматор 5 приведения двухрядового кода в однорядовый, регистр 6 результата, Деление множителя на . 20 группы производится следующим образом.Первая группа состоит из двух младших разрядов, остальные группы состоят из трех разрядов, причем младший разряд последующей группы разрядов множителя совпадает со старшим разрядом предыдущей группы, Если в старшей группе разрядов множителя получается меньше трех разря- ЗО дов, то недостающим разрядам (до трех) в старшей группе присваиваются единичные значения.Работа устройства на перемножение, двух двоичных кодов. ;35Пусть множитель Й 1 имеет вид 10111, а множимое Ме = 1001. Дополнительный код Мт в этом случае имеет вид 01001, а произведение 1001 х 1001=- -О 1 О 10 ОО 1. 40Исходный код Мт разбиваем на группы разрядов2 гр.110111Згр. 1 гр.Первой группе разрядов соответст; вуют кратные множимого М, определяемые из табл.1. Остальным группам разрядов соответствуют кратные М, определяемые из табл.2.В табл, 1 и 2 обозначение "+1 доп," соответствует прибавлению единицы дополнительного кода.Кратные множимого, сдвинутые относительно друг друга на два разряда, суммируются на сумматоре 4 двухрядового кода. Двухрядовый код приводится в однорядовый на обычном параллельном сумматоре со сквозным переносом 5. Результат суммирования передается в регистр 6 результата.Любое кратное множимого, определяемое по табл.1 и 2, можно представить как результат двух преобразований: наличием передачи Мр со сдвигом, передачей М без сдвига либо отсутствием передач кода М, наличием передачи прямого кода или наличием передачи дополнительного кода Мр (в этом случае к младшему разряду обратного кода М прибавляется единица дополнительного кода.Так как младший разряд в первой группе Мтравен 1,то код М через элементы 3-6-3-10 передается без сдвига на 1 разряд влево. Полусумматоры 3-11-,3-15 формируют прямой.код Ир, так какстарший разряд первой группы М равен 1. Таким образом, первое кратное М имеет вид 1001.Вторая группа Мт имеет вид 011, Элемент 3-2 Формирует сигнал,по которому на выходе элементов 16-3-;20 получают код М со сдвигом на 1 разряд влево. Полусумматоры 3-21-:3-25, управляемые старшим разрядом второй группы М, формируют обратный код Мр и 1 доп., который сложится с инверсным кодом в сумматоре двухрядового кода 4 (Фиг.1). Таким образом второе кратное множимому имеет вид 01101.Третья группа разрядов имеет вид 110 и полусумматор 3-5 выдает сигнал, по которому на выходе элементов 3-26-3-30 формируется код без сдвига.Таким образом, третье кратное множимое имеет вид 1001. Чтобы получить результат перемножения, необходимо сложить эти кратные множимого, При этом знаком каждого кратного М р служит старший разряд в группах разрядов М, который и заводится на сумматор двухрядового кода (фиг.1). В результате имеем11101001, 100110101001 1 1001010001Использование блока анализа разрядов М в устройстве позволяет для1123031 Т а б л и ц а 1 Управление инверсией Прямой код+ 2 Пе ча со сдвигом ча без сдвига П 0 тсутствие перед а б л и Разряды Кратные групп множимоИт го правление инверсией авление сдвигом Ю в ю 111Отсутствие передач Прямой код+И редача без сдвига 101 И 10+2 И редача со го 011 Передача без сдвиг 001-Ие 00 сутствие передач получения произведения дополнительного кода И- на другое двоичное число обойтись без блока предварительного перевода прямого кода И .в дополнительный (реализуемый инверсией 5прямого кода и суммированием его сединицей дополнительного кода),чтоуменьшает время умножения и экономитоборудование при использовании иэобРазряды Кратные Управление сдвигом1-й груп- множимопы И го ретения в специализированных арифметических устройствах,Таким образом, при подаче на устройство множимого и множителя в прямых кодах на выходе его формируется результат, как при подаче на устройство множимого в прямом коде, а множителя - в дополнительном. Обратный код и +1 доп. Обратный код и +1 доп.енн рете Жиал ППП "Патент", г. Ужг д, ул. Пр Я Тираж 6 ВНИИПИ Государ по делан изо 113035, Москва