Параллельный сумматор с контролем по четности

Номер патента: 1124283

Авторы: Лысиков, Яковлев

Есть еще 3 страницы.

Смотреть все страницы или скачать ZIP архив

Текст

801124283 СООЗ СОВЕТСНИХОПОФЯМРПЕПЕЖРЕСПУБЛИН А З(51) С 06 Р 7/385 С 06 Р 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(21) . 3621190/24-24(56) 1, Авторское свидетельство СССРФ 643871, кл. С 06 Р 7/385,С 06 Р 11/00, 1977.2. Селлерс ф. Методы обнаруженияошибок в работе ЗЦВМ. М., Мир, 1972,с. 130-136, фиг, 7.10 (прототип)..КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащийблок формирования функций переноса,блок формирования параллельных переносов, блок формирования разрядныхполусумм, блок формирования разрядных сумм, блок формирования дублирующего выходного переноса и сумматорпо модулю два контроля выходногопереноса, причем входы первого ивторого слагаемых блока формированияфункций переноса являются соответственно входами первого и второгослагаемых сумматора, выход блока формирования функций переноса соединенс входом блока формирования разрядных полусумм и первыми входами блока формирования параллельных переносов и блока формирования дублирующего выходного переноса, выход которого соединен с первым входом сумматора по модулю два контроля выходного переноса, выход которого явля.ется выходом ошибки выходного переноса сумматора, вторые входы блокаформирования парйллельных переносов,блока формирования дублирующего выходного переноса и первый вход блока формирования разрядных сумм объединены и являются входом переноса сумматора, выход переноса старшего разряда блока формирования параллельныхпереносов соединен с вторым входомсумматора по модулю два контроля выходного переноса и является выходомпереноса сумматора, второй и третийвходы блока формирования разрядныхсумм соединены соответственно свыходом переносов младших разрядовблока формирования параллельных пере,носов и выходом блока формированиярязрядных полусумм, выход блокаформирования разрядных сумм являетсяавыходом результата сумматора, о т -Жл и ч а ю щ и й с я тем, что, с цельо ууъ1 яовышения быстродействия и полноты МРконтроля, в него введены блок сравнения, сумматор по модулю два четности слагаемых, сумматор по модулю два рконтроля результата, ьлок формирования инверсных функций переноса,содержащий группу элементов И-НЕЮваои группу элементов ИЛИ-НЕ, и блок, Юформирования четности переносов, 4 Ьсодержащий группу элементов И и два Ьфэлемента ИЛИ, причем выходы элементов И с первого по седьмой группы Юсоединены с входами первого элемента ИЛИ, выходы элементов И с восьмого по одиннадцатый группы соединеныс входами второго элемента ИЛИ, пер- .вые входы одноименных элементов И-НЕ,группы и элементов ИЛИ-НЕ группы объединены и соединены свходами соответствунш 1 их разрядов первого слагаемого сумматора, вторые входы одноименных элементов И-НЕ группы и элементов ИЛИ-НЕ группы объединены исоединены с входаэщ соответствующих1124283разрядов второго слагаемого сумматора, выходы элементов И-НЕ группы и элементов ИЛИ-НЕ группы, выход блока формирования функций переноса и входпереноса сумматора соединены с соответствующими входами соответствующих элементов И группы, выходы первого и второго элементов ИЛИ, выход сумматора по модулю два четности слагаемых и выход блока формирования разрядных сумм соединены с соответствующими входами сумматора по модулю два контроля результата, выход которого .является выходом ошибки разрядных сумм сумматора, первый и второй входы сумматора по модулю два четности слагаемых являются соответственно входами контрольных разрядов первого и второго слагаемых, выход блока формирования функций переноса соеди 1нен с первой группой входов блока сравнения, выход .которого является выходом ошибки функций переноса сумматора, выходы элементов И-НЕ группы и элементов ИЛИ-НЕ группы соединены с второй группой входов блока сравнения, выходы элементов ИЛИ-НЕ группы соединены с группой входов блока формирования разрядных полу- сумм.Недостатком данного сумматора является низкое быстродействие вследствие необходимости формирования дублирующих переносов сквозным методом.Наиболее близким техническим решением к предлагаемому является па" 30 Э 5 Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств, в которых контроль организован по четности, а используе мые сумматоры формируют разрядные ,переносы параллельным способом.Известен параллельный сумматор, содержащий в каждом разряде блок форье 1- рования параллельного переноса, блок формирования разрядной суммы с функциональной зависимостью от переносов, блок формирования дублирующего переноса и блок:сравнения, первый вход которого соединен с выходом бло ка формирования дублирующего переноса, вход которого соединен с выходом блока формирования параллельного переноса предыдущего разряда и с вторым входом блока формирования раз рядной суммы с функциональной зависимостью от переносов, первый вход которого соединен с выходом блока формирования параллельного переноса данного разряда и со вторым входом 25 блока сравнения, выход которого соединен со входом внешнего приемника сигнала "Ошибка" 1 1. раллельный сумматор, содержащий блок;формирования функций генерации ипередачи переноса, блок формированияпараллельных переносов, блок формирования разрядных полусумм, блок формирования разрядных сумм, блок формирования дублирующего выходного переноса, блок ускоренного формированиячетности разрядных сумм, блок формирования четности результата, первыйвторой и третий сумматоры по модулюдва и элемент ИЛИ, выход которого соединен с выходом ошибки сумматора, апервый, второй и третий входы которого соединены с выходами соответст"вующих сумматоров по модулю два,первый и второй входы первого сумматора по модулю два соединены соответственно со вторым выходом блокаформирования параллельных переносови с выходом блока формирования дублирующего выходного переноса, первыйвход второго сумматора по модулюдва соединен с выходом блока формирования разрядных полусумм, а второйи третий входы второго сумматора помодулю два соединены соответственнос первым входом блока ускоренного формирования четности разрядных сумм,выходом внешнего источника четностипервого слагаемого и с вторым входомблока ускоренного формирования четности разрядных сумм и выходом внешнего источника четности второго слагаемого, первый и второй входы третьего сумматорапо модулю два соеди35Недостатками данного сумматораявляются низкое быстродействие блокаускоренного формирования четности разрядных сумм вследствие необходимости Формирования разрядных полусумм 40,1 большой временной цикл работы вследствие более позднего формирования четности разрядных сумм по сравнению с формированием самих разрядныхсумм, недостаточная полнота контроля из-за невозможности обнаружениявсех типов ошибок, возникающих в блоке формирования функций генерации и передачи переноса.Цель изобретения - повышение быст 50родействия и полноты контроля.Поставленная цель достигается тем, что в параллельный сумматор с контролем по четности, содержащий блок форюирования функций переноса, блок 55формирования параллельных переносов,блок Формирования разрядных полусумм,блок формирования разрядных сумм) 3 1 1242йены соответственно с выходом блокаформирования четности результата ис выходом блока ускоренного ФормироВания четности разрядных сумм, третцйвход которого соединен с вторым входом блока формирования дублирующеговьходного переноса, с выходом блокаформирования функций генерации ипередачи переноса и с первым входомблока формирования параллельных пере носов, а четвертый .вход которогосоединен с выходом блока формирования разрядных полусумм, пятый входблока. ускоренного формирования четности разрядных сумм соединен со.вторым входом блока Формирования параллельных переносов, со вторым входом блока формирования разрядных сумм,с первым входом блока формированиядублирующего выходного переноса и свыходом внешнего источника входногопереноса, первый и второй входы блока формирования функций генерации ипередачи переноса соединены соответственно с первым и вторым входамиблока Формирования разрядных полусумм, с третьим и четвертым входамиблока формирования разрядных сумм ис входом первого слагаемого сумматора и с входом второго слагаемогосумматора, выход блока формированияразрядных сумм соединен со входомблока формирования четности результата и с выходом результата сумматора 21,83блок. формирования дублирующего выходного переноса и сумматор по модулюдва контроля выходного переноса, причем входы первого и второго слагаемых блока формирования функций переноса являются соответственно входамипервого и второго слагаемых сумматора, выход блока формирования функциййереноса соединен со входом блокаФормирования разрядных полусумм ипервыю входами блока формирования па"раллельных переносов и блока формирования дублирующего выходного переноса, выход которого соединен с первым входом сумматора по модулю дваконтроля выходного переноса, выходкоторого является выходом ошибкивыходного переноса сумматора,вторые входы блока формированияпараллельных переносов, блока форми-.рования дублирукщего выходного переноса и первый вход блока формированияразрядных сумм объединены и являютсявходом переноса сумматора, выходпереноса старшего разряда блока формирования параллельных переносов соединен со вторым входом сумматора помодулю два контроля выходного переноса и является выходом переноса сумматора, второй и третий входы блокаформирования разрядных сумм соединены соответственно с выходом переносов младших разрядов блока формирова-.ния параллельных переносов и выходомблока формирования разрядных полусумм, выход блока формирования разрядных сумм является выходом результата сумматора, введены блок сравнения, сумматор по модулю два четности слагаемых, сумматор по модулюдва контроля результата блок формирования инверсных функцйй переноса,содержащий группу элементов И-НЕ игруппу элементов ИЛИ-НЕ, и блок формирования четности переносов, содер"жащий группу элементов И и два элемента ИЛИ,причем выходы элементовИ с первого по седьмой группы соединены со входами. первого элементаИЛИ, выходы элементов И с восьмогопо одиннадцатый группы соединенысо входами второго элемента ИЛИ,первые входы одноименных элементовИ-НЕ группы и элементов ИЛИ-НЕ группы объединены и соединены со входами соответствуюиих разрядов первого слагаемого сумматора, вторыевходы одноименных элементов И-НЕгруппы и элементов ИЛИ-НЕ группы1 О Параллельный сумматор с контролем по четности (фиг, 1) содержит блок 1 формирования функций переноса, блок 2 формирования параллельных .переносов, блок 3 формирования разрядных полусумм, блок 4 формирования разрядных сумм, блок 5 формирования дублирующего выходного переноса, сумматор 6 по модулю два контроля выходного переноса, блок 7 формирования инверсных функций переноса, сумматор 8 по модулю два четности объединены и соединены со входами соответствующих разрядов второго слагаемого сумматора, выходы элементов И-НЕ группы и элементов ИЛИ-НЕ 1 руппы, выход блока формирования 5 1 рункций переноса и вход переноса сум", 1 чатора соединены с соответствующими Входами соответствующих элементов И группы, выходы первого и второго Ьлементов ИЛИ, выход сумматора по модулю два четности слагаемых и выход блока формирования разрядных сумм соединены с соответствующими входами сумматора по модулю два контроля результата, выход которого является выходом ошибки разрядных Ьмматора, первый и второй входы суй матора по модулю два четности слагаемых являются соответственно входами контрольных разрядов первого и второго слагаемых, выход блока формирования функций переноса соединен с первой группой входов блока сравнения, выход которого является выходом ошибки функций переноса сумматора, 25 выход элементов И-НЕ группы и элементов ИЛИ-НЕ группы соединены со второй группой входов блока сравнения, выходы элементов ИЛИ-НЕ группы соединены с группой входов блока фор-ЗО мирования разрядных полусумм.На фиг. 1 приведена Функциональная схема параллельного сумматора с контролем по четности; на фиг. 2 - то же, блока формирования функций переноса, на фиг. 3, - то же, третьего разряда блока формирования параллельных переносов; на фиг. 4 - то же, блока Формирования разрядных полусумм; на фиг. 5 - то же, блока формирования 4 О . разрядных сумм; на фиг. 6 - то же, блока формирования дублирующего выходного переноса; на фиг. 7 - то же, блока формирования инверсных функций переноса; на фиг, 8 - то же, блока формирования четности переносов. слагаемых, блок 9 формирования четности переносов, сумматор 10 по модулю два контроля результата, блок11 сравнения, входы 12 и 13 первогои второго слагаемых сумматора, входы 14, 15 контродьных разрядов первого и второго слагаемых сумматора,вход 16 переноса сумматора, выход17 ошибки разрядных сумм сумматора,выход 18 результата, сумматора, выход19 ошибки выходного переноса сумматора, выход 20 переноса сумматора,выход 21 ошибки функций переноса сумматора.Блок 1 формирования функций переноса (фиг, 2) содержит элементы И22-25, выходы которых обозначены соответственно ЬО -63, и элементы ИЛИ26-29, выходы которых обозначенысоответственно ТО-ТЗ .Блок 2 формирования параллельныхпереносов (фиг. 3) содержит в каждоразряде узел формирования перенаса,которые аналогичны между собой, иуказан на примере узла формированияпереноса из третьего разряда, который содержит элементы И 30-32 и элемент ИЛИ 33, выход которого обозна,чен С 2.Блок 3 формирования разрядных полусумм (фиг, 4) содержит элементы И34-37, выходы которых обозначены соответственно НО-НЗ.Блок 4 формирования разрядных сумм(фиг, 5) содержит двухвходовые сумматоры 38-41 по модулю два, выходыкоторых обозначены соответственно50-53,Блок 5 формирования дублирующего выходного переноса, (фиг, 6) содержит элементы И 42-45 и элементИЛИ 46, выход которого обозначенС вых. О,Блок 7 формирования .инверсных функций переноса (фиг. 7) содержит группу элементов И-НЕ 47-50, выходы которых обозначены соответственно 60-6 Эи группу элементов ИЛИ-НЕ 51-54, выходы которых обозначены соответственно ТО-ТЭ.Блок 9 формирования четности переносов (фиг. 8) содержит группу элементов И 55-65 и элементы ИЛИ 66, 67, выходы которых обозначены соответственно Р и К.Выход сумматора 6 по модулю два контроля выходного переноса соединен с выходом 19 ошибки выходного10 го переноса, выход переноса младших разрядов которого соединен свторым входом блока 4 формированияразрядных сумм, выход сумматора 10по модулю два контроля результата является выходом 17 ошибки разрядных 40 сумм сумматора, а первый вход сумматора 10 по модулю два контроля результата соединен с выходом блока 9 формирования четности переносов, второйвход сумматора 10 по модулю два конт роля результата соединен с выходомсумматора 8 по модулю два четностислагаемых, первый и второй входы которого являются соответственно входами 14, 15 контрольных разрядов 50 первого и второго слагаемых сумматора,выход блока 3 формирования разрядных полусумм соединен с третьим входомблока Ф формирования разрядных сумм,выход которого является выходом ре зультата сумматора и соединен с третьим входом сумматора 10 контроля по модулю два результата, а выход переноса сумматора, а первый входсумматора 6 по модулю два контролявыходного переноса соединен с выходом блока 5 формирования дублирующеговыходного переноса, второй вход которого соединен со входом 16 переносасумматора, с первым входом блока 4формирования разрядных сумм, со вторым входом блока 2 формирования параллельных переносов и с третьимвходом блока 9 формирования четности переносов, второй вход которогосоединен с вторым входом блока 3 формирования разрядных полусумм, с вторым входом блока 11 сравнения, с выходом блока 7 формирования инверсныхфункций переноса, входы первого ивторого слагаемых которого соединенысоответственно с входами 12, 13 первого и второго слагаемых сумматора 20и с соответствунщими входами первогои второго слагаемых блока 1 формирования функций переноса, выход которого соединен с первыми входамиблока 11 сравнения, блока 3 формирования разрядных полусумм, блока 9формирования четности переносов, блока 5 формирования дублирующего выходного переноса и блока 2 формирования параллельных переносов, выход пе Ьеноса старшего разряда которого является выходом 20 переноса сумматораи соединен со вторым входом сумматора 6 по модулю два контроля выходноблока 11 сравнения является выходом 17 ошибки функций переноса сумматора.Параллельный сумматор с контролем по.четности работает следующим образом.На входы первого и втового слагае мых блока 1 формирования функций переноса и входы элементов И-НЕ и ИЛИ-ЙЕ групп блока 7 формирования инверсных функций переноса поступают первое и второе слагаемые, на первый и второй входы сумматора 8 по модулю два четности слагаемых поступают соответ ственно контрольные разряды первого и второго слагаемых. В указанных выше блоках формируются соответственно функции генерации и передачи переноса, которые поступают на соответствующие входы блока 11 сравнения, блока 2 формирования параллельных переносов, блока 3 формирования разряд- ных полусумм, блока 5 формирования дублирующего выходного переноса и блока 9 формирования четности переносов, инверсные функции генерации и передачи переноса, которые поступают на соответствующие входы блока 11 сравнения, блока 3 формирования разрядных полусумм и блока 9 формирования разрядных полусумм и блока 9 фор мирования четности переносов, и суммарная четность слагаеьыс, которая поступает на соответствующие входы сумматора 10 по модулю два контроля езультата. С приходом переноса соода 16 переноса сумматора на соот ветствующие входы блока 2 формирования параллельных переносов, блока 5 формирования дублирующего выходного переноса и блока 9 формирования четности переносов в указанных блоках формируются соответственно выходной перенос, поступающий на второй в вход сумматора 6 по модулю два контроля выходного переноса и на выход 20 переноса сумматора, и параллельные переносы, которые поступают на соответствующий вход блока 4 формирования разрядных сумм, дублирующий выходной перенос, поступащций на первый вход сумматора 6 по модулю два контроля выходного переноса, и четность переносов с коррекцией четности переносов, поступающие на соответствукицие входы сумматора 10 по модулю два контроля результата. Параллельно с этим в блоке 3 форьярова" ния разрядных полусумм форьяруются10 разрядных полусумм. Тогда эта ошибка вызовет ошибку в 1-м разряде блока 4 формирования разрядных сумм, чтоприведет к нечетному числу ошибок вразрядах суммы, В этом случае указанная ошибка будет обнаружена контролем по четности в сумматоре 10, коЬ)рый сформирует сигнал на выходе 1 Дошибки разрядных сумм сумматора.В случае возникновения ошибки в"1-м разряде непосредственно самого блока 4 формирования разрядных сумм,данная ошибка будет обнаружена всумматоре 10 аналогично,Предположим, что произошла ошибкав блоке 1 формирования функций переноса. Тогда эта ошибка будет обнаружена контролем по четности в блоке11 сравнения, который сформирует сигнал на выходе 21 ошибки функций генерации и передачи переноса сумматора. В предложенном сумматоре удалось увеличить быстродействие параллельного сумматора. Полнота контроля в предложенном сумматоре обеспечивается за счет того, что все основные блоки параллельного сумматора (блок формирования функций переноса, блок формирования параллельных переносов, блок формирования разрядных полусумм и блок формирования разрядных сумм) охвачены контролем по четности. 9 112428 разрядные полусуммы, которые поступают на соответствующий вход блокаформиРования разрядных сумм, При йоступлении разрядных полусумм, входного переноса и параллельных пере носов на соответствующие входы блока 4 формирования разрядных сумм в последнем формируются. разрядные суммы, которые поступают на выход 18 результата сумматора и на соответствующий вход сумматора 10 по модулю два контРоля результата.Предположим, что произошла ошибка в 1 -разряде блока 2 формирования параллельных переносов, Тогда 15 эта ошибка вызовет ошибку в (1+1)-м Разряде блока 4 формирования разрядных сумм, что приведет к нечетному числу ошибок в разрядах суммы.Тогда эта ошибка будет обнаружена 20 контролем по четности в сумматоре 10 по модулю два контроля результата и появится сигнал на выходе 17 ошибки разрядных сумм сумматора.Предположим, что возникла ошибка в формировании переноса старшего разряда (выходного переноса) в блоке 2 формирования параллельных переносов. Тогда эта ошибка будет обнаружена контролем по четности в сумматоре 6 зО по модулю два контроля выходного переноса, который формирует сигнал на выходе 19 ошибки выходного переноса сумматора.Предположим, что возникла ошибка В 1-м разряде блрка 3 формирования

Смотреть

Заявка

3621190, 13.07.1983

ПРЕДПРИЯТИЕ ПЯ М-5339

ЛЫСИКОВ БОРИС ГРИГОРЬЕВИЧ, ЯКОВЛЕВ АНАТОЛИЙ ВИКТОРОВИЧ

МПК / Метки

МПК: G06F 11/10, G06F 7/50

Метки: контролем, параллельный, сумматор, четности

Опубликовано: 15.11.1984

Код ссылки

<a href="https://patents.su/11-1124283-parallelnyjj-summator-s-kontrolem-po-chetnosti.html" target="_blank" rel="follow" title="База патентов СССР">Параллельный сумматор с контролем по четности</a>

Похожие патенты