Параллельный сумматор с контролем по четности

Номер патента: 1121674

Автор: Яковлев

ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09) (И) 6 Р 11/10 ОСУДАРСТВЕННЫЙ КОМИТЕТО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТН ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Щ ЯЩА торому выходам блока формирования араллельных переносов, третий вход блока формирования четности результата и первый вход блока формирования старшего разряда суммы объединены и одключены к третьему выходу блока ормирования параллельных переносов, етвертый выход которого подключен к второму входу блока формирования старшего разряда суммы, вход входного переноса блока Формирования четности результата объединен с входом входного переноса блока формирования араллельных переносов и входом входного переноса блока предсказания четности результата и является входом Е входного переноса сумматора, а вхоы четности слагаемых блока формирования четности результата являются входами четности слагаемых сумматора,ФС о т л и ч а ю щ и й с я тем, что, с Я целью повышения быстродействия, сумматор содержит блок формирования инверсных функций генерации и передачи переноса, входы которого подключены соответственно к входам блока формирования функций генерации и передачи переноса, выходы которого подключены к соответствующим входам блока формирования параллельных переносов, первый второй и третий входы функций енерации переноса блока младших разрядных сумматоров и блока предсказания четности результата соответствен- ,)Э но объединены и подключены к соответ 40 ствующимфункцийпервый,ных функмладших(56) 1. Авторское свидетельство СССР п В 643871, кл. С 06 Р 7/50, 1976. ф2. Авторское свидетельство СССРч 9 739835, кл. 0 06 Р 11/10, 1977 (прототип),(54)(57) ПАРАЛЛЕЛЬНЙ СУММАТОР С КОНТРОЛЕМ ПО ЧЕТНОСТИ, содержащий блок формирования функций генерациип и передачи переноса, входы которого являются входами слагаемых сумматора, блок формирования параллельных переносов блок младших разрядных суммаЭд торов, выходы которого являются выходами суммы младших разрядов суммато- . ра, блок формирования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и "Сбой 2" сумматора, причем первыйвход первого блока сравнения подключен к выходу блокапредсказания четности результата, первый вход второ. го блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые входы блока младших разрядных сумматоров и блока формирования четности результата соответственно объединены и подключены соответственно к первому и выходам блока Формирования генерации и передачи переноса, второй и третий входы инверсций генерации переноса блока разрядных сумматоров и блока1121674 предсказания четности результата соответственно объединены и подключены к соответствующим выходам блока формирования инверсных функций генерации и передачи переноса, первые входы функций передачи переноса и функций инверсной передачи переноса блока младших разрядных сумматоров подключены к соответствующим выходам блока формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и передачи пе/ реноса, первый и третий входы функции4 передачи переноса и инверсных функций передачи переноса блока предсказания четности результата объединены соответственно с вторым и третьим входами функций передачи переноса и инверсных функций передачи переноса блока младших разрядных сумматоров и подключены соответственно к второму н третьему выходам функций передачи переноса блока формирования функций генерации и передачи переноса и блока формирования инверсных функций генерации и пеИзобретение относится к вычисли. тельной технике и может быть использовано для построения арифметических устройств, в которых контроль организован по четности, а используеяые сумматоры формируют разрядные пере.носы параллельным способом.Известен параллельный сумматор с функциональной зависимостью суммы от переносов, содержащий в каждом раз О ряде .блок формирования параллельного переноса, блок формирования разрядной суммы с функциональной зависимостью от переносов, блок формирования дублирующего переноса и блок сравнения, 15 первый вход которого соединен с выходом блока формирования дублирующего переноса, вход которого соединен с выходом блока формирования параллельного переноса предыдущего разряда и щ с вторым входом блока формирования разрядной суммы с функциональной зависимостью от переносов, первый вход которого соединен с выходом блоредачи переноса, четвертые выходыфункций генерации переноса, функцийпередачи переноса, инверсных функцийгенерации переноса и инверсных функций передачи переноса подключены соответственно к третьему, четвертому,пятому и шестому входам блока формирования старшего разряда суммы, выход которого подключен к второму входупервого блока сравнения, третий, четвертый и пятый входы которого соответственно объединены с соответствующими входами второго блока сравнения и подключены соответственно кпервому,второму и третьему выходам блокамладших разрядных сумматоров, входвходного переноса которого объединенс входом входного переноса блока формирования четности результата и подключен квходу входного переноса сумматора, входы четности входных слагаемых которогоподключены соответственно к входам чет 1ности входных слагаемых блока предсказания четности результата,ка формирования параллельного переноса данного разряда и с вторым входом блока сравнения, выход которого соединен с входом внешнего приемника сигнала "Ошибка" 1 .Недостатком такого сумматора является большой временный цикл работы вследствие необходимости формирования дублирующих переносов сквозным методом.Наиболее близким к изобретению является параллельный сумматор с конт" ролем по четности, содержащий первый блок сравнения, блок предсказания четности, блак формирования четности суммы, а каждый разряд сумматора, кроме старшего, содержит блок формирования параллельного переноса, элемент И, элемент ИЛИ, блок формирования поразрядной суммы, старший разряд сумматора содержит блок формирования параллельного переноса, элемент И и элемент ИЛИ, причем первые выходы блоков формирования поразряднойз 1121 суммы всех разрядов, кроме старшего, соединены соответственно с первым. вторым и третьим входами блока предсказания четности, четвертый и пятый входы блока предсказания четности являются соответственно первым и вторым входами сумматора, вторые выходы блоков формирования поразрядной суммы всех разрядов, кроме старшего, соединены соответственно с первым, вторым 1 О и третьим входами блока формирования четности суммы, выход которого соединен с первым входом первого блока сравнения, первый выход блока предсказания четности соединен с вторым входом первого блока сравнения, выхоп которого является первым выходом сумматора, выходы элементов И и ИЛИ каждого разряда соединены соответственно с первым и вторым входами блока формирования параллельного переноса соответствующего разряда, выход блока формирования параллельного переноса старшего разряда является вторым выходом сумматора, выходы эле 25 ментов И и ИЛИ каждого разряда сумматора, кроме старшего, соединены соответственно с первым и вторым входами блока формирования поразрядной суммы соответствующего разряда, выход блока ЗО формирования параллельного переноса каждого разряда, кроме двух старших, соединен с третьим входом блока формирования поразрядной суммы последующего разряда, третий вход блока формирования поразрядной суммы первого разряда соединен с третьим входом сумматора и с шестым входом блока предсказания четности, Кроме того,в сумматор введены второй блок сравнения, блок формирования четности результата, старший разряд сумматора содержит блок формирования поразрядной суммы с функциональной з;гвисимостью от переносов причем выход 45 блока формирования параллельного переноса старшего разряда соединен с первым входом блока формирования поразрядной суммы с функциональной зависимостью от переносов, выход кото" 50 рого соединен с четвертым входом блока формирования четности суммы, выход элемента ИЛИ старшего разряда соединен с вторым входом блока формиРования поРазРядной суммы с функцио нальной зависимостью от переносов, треТий вход которого соединен с выходом блока формирования параллельного 674 4переноса предыдущего разряда, выход блока формирования параллельного пе" реноса всех разрядов, кроме старшего, соединен соответственно с первым, вторым и третьим входами блока формирования четности результата, четвертый и пятый входы которого соединены соответственно с третьим входом сумматора и с вторым выходом блока предсказания четности, выход блока формирования четности результата соединен с первым входом второго блока сравнения, выход которого является третьим .выходом сумматора, выход блока формирования четности суммы соединен с вторым входом второго блока сравнения 12 .Недостатком данного сумматора является низкое быстродействие, связанное с необходимостью формирования поразрядных полусумм в блоке предсказания четности.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что параллельный сумматор с контролем по четносги, содержащий блок формирования функций генерации и передачи переноса, входы которого являются входами слагаемых сумматора, блок формирования параллельных переносов, блок младших разрядных сумматоров, выходы которого являютсявыходами суммы младших разрядов сумматора, блок гооомиоования старшего разряда суммы, выход которого является выходом суммы старшего разряда сумматора, блок формирования четности результата, блок предсказания четности результата, первый и второй блоки сравнения, выходы которых являются соответственно выходами "Сбой 1" и "Сбой 2" сумматора, причем первый вход первого блока сравнения подключен к выходу блока предсказания четности Результата, первый вход второго блока сравнения подключен к выходу блока формирования четности результата, вторые входы первого и второго блоков сравнения объединены между собой, первые и вторые входы блока младших разрядных сумматоров и блока формирования четности результата соответственно объединены и подключены соответственно к первому и второму выходам блока формирования параллельных переносов, третий вход блока формирования четности резуль 1121674тата и первый вход блока формированиястаршего разряда суммы объединены иподключены к третьему выходу блокаформирования параллельных переносов,четвертый выход которого подключен к. 5второму входу блока формированиястаршего разряда. суммы, вход входногопереноса блока формирования четностирезультата объединен с входом входного переноса блока формирования 10параллельных переносов и входом входного переноса блока предсказания четности результата и является входомвходного переноса сумматора, а входычетности слагаемых блока формирова" 15ния четности результата являются входами четности слагаемых сумматора,включает в себя блок формирования инверсных функций генерации и передачипереноса, входы которого подключены 20соответственно к входам блока формирования функций генерации и передачипереноса, выходы которого подключенык соответствующим входам блока формирования параллельных переносов, первый, второй и третий входы функцийгенерации переноса блока младшихразрядных сумматоров и блока предсказания четности результата соответственно объединены и подключены к соответствующим выходам блока формирования функций генерации и передачипереноса, первый, второй и третийвходы инверсных функций генерациипереноса блока младших разрядных 35сумматоров и блока предсказаниячетности результата соответственнообъединены и подключены к соответствующим выходам блока формирования инверсных функций генерации ипередачи переноса, первые входыфункций передачи переноса и функцийинверсной передачи переноса блокамладших разрядных сумматоров подключены к соответствующим выходам, блока 45формирования функций генерации и передачи переноса и блока формированияинверсных функцийгенерации и передачи переноса, первый и третий входыфункций передачи переноса и инверсных 50функций передачи переноса блока предсказания четности результата объединены соответственно с вторым и третьим входами функций передачи переноса и инверсных функций передачи переноса блока младших разрядных сумматоров и подключены соответственно квторому и третьему выходам функций передачи переноса блока. формированияфункций генерации и передачи переноса и блока формирования инверсныхфункций генерации и передачи переноса, четвертые выходы функций генерации переноса, функций передачи переноса инверсных функций генерациипереноса и инверсных функций передачи переноса подключены соответственно к третьему, четвертому, пятому ишестому входам блока формированиястаршего разряда суммы, выхоп которого подключен к второму входу первого .блока сравнения, третий, четвертыйи пятый входы которого соответственно объединены с соответствующимивходами второго блока сравнения иподключены соответственно к первому,второму и третьему выходам блокамладших разрядных сумматоров, входвходного переноса которого объеди-нен с входом входного переноса блокаформирования четности результата иподключен к входу входного переносасумматора, входы четности входныхслагаемых которого подключены соответственно к входам четности входных слагаемых блока предсказаниячетности результата.Все блоки сумматора рассматриваются на.примере четырехразрядногосумматора.На чертеже представлена структурная схема предлагаемого параллельного сумматора с контролем по четности,Сумматор содержит блок 1 Формирования функций генерации и передачи переноса, блок 2 формированияинверсных функций генерации и передачи переноса, блок 3 формированияпараллельных переносов, блок 4младших разрядных сумматоров, блок5 формирования старшего разрядасуммы, блок 6 формирования четностирезультата, блок 7 предсказаниячетности результата, первый 8 и второй 9 блоки сравнения, вход первого10 и второго 11 слагаемых, вход 12входного переноса, входы 13 и 14 четности первого и второго слагаемых,выходы 15 и 16 "Сбой 1" и "Сбой 2"сумматора.Блок 1 формирования функций генерации и передачи переноса содержит четыре элемента И, выходы которых обозначены соответственно С,С 1,С,С и четыре элемента ИЛИ, выходы кото11216 рЫХ ОбОЗНаЧЕНЫ СООтВЕтСтВЕННО ТО,Т 4 г Т, Т, причем С =А; 8 В;, Т=А; /В (1Блок 2 формирования инверсных функций генерации и передачи переноса содержит четыре элемента И-НЕ, выходы которых обозначены соответственно С,С,Сч,С 3, и четыре элемента ИЛИ-НЕ, выходы которых обозначе, - ны соответственно То ТчТгТ 3 причем С=А;8 В;, Т; =А; /В; .Блок 3 формирования параллельных переносов предназначен для формирования параллельных переносов сумматора в соответствии с выражением 1 О Б 1=сетвс 135где Б - значение суммы -го разряда,С;, - значение переноса из(д)-го разряда,1 - номер разряда (1=0, 1,2), 4 ОЮ - сложение по модулю два,Блок 5 формирования старшего разряда суммы содержит два элемента НЕ,четыре элемента И и один элемент ИЛИ,выход которого обозначен Б; и предназначен для формирования суммы встаршем разряде параллельного сумматора в соответствии с выражением:БРА 8 ВОС 8 С /С 8 С ОС 3/Т 8 С 8 СЗ/Т 8 С 8 С 5 Огде С С - инверсные значения переЯ 1носов соответственно изтретьего и четвертогоразрядов параллельногосумматора. 55Блок 6 формирования четности результата представляет собой шестивходовой сумматор по модулю два и Со=С / ТоОСС=С/Т 1 8 СО Л 1 Мо 8 СС =С /ТОС/ТОТ 18 Са/ТОТ, ОТОС 2 О2 2С =С 1 Т 48 С/ТЗОТ, ОС, /Т 8 Т 8 Т 8 С / где С - перенос, входящий в параллельный сумматор (12),Сб,С ,Си С переносы соответственно из первого, второго, третьего и четвертогоразрядов параллельного сумматора.30Блок 4 младших разрядных сумматоров предназначен для формирования поразрядных сумм параллельного сумматора в соответствии с выражением 74 8,предназначен для формирования четности результата в соответствии свыражениемР =С ЙСЙС,Ю СЮРОфРб,где Р и Р - значения четности соа еответственно первого ивторого слагаемых (13,14) ,Р" - четность результата.Блок 7 йредсказания четности результата предназначен для ускоренного формирования четности суммы в соответствии с выражениемР" =РОР,ОР,ОК,ггде Р - предварительно формируемая6четность суммыР и Р 8 - четность первого и второго слагаемых,1Р - предсказываемая четностьспереносов сумматора при С щ=О,К - значение коррекции четностипереносов сумматора по входному переносу С,Оф - сложение по модулю два.. Предсказываемая четкость перено 1сов сумматора Рс формируется в соответствии с выражением1Р =С Оф(С, /Т,8 С )0(С /Т ОС,/Т 28 Т 18 СР) =СРО (С 4/ТуОС р) 8 (Сд /Т ОС,/Т ОТОСе) //(С,у/Т, 8 С о) 8 (С/Т ОС ч /Т ОТ 8 С, ) / /СО (С 4/Т 8 С) 8(С/Т 8 С/Т 8 Тч ОС) / /(С /Т, 8 С г ) 8 (С /Т 8 Сч /Т 8 Тч 8 С ) =С.ОСчОСоОТ 1 /СОС.ОС ОТ /СОСчОСг / /С. 8 С ф 8 Т ч /С ОС 48 Ср /Сч ОС 8 Т. /Са ОТ. 8 ТчЗначение коррекции четности переносов сумматора по входному переносу Сз определяется согласно выражениюК=свХ 8(йб/НОНа)де Н - инверсное значение полусумбмы первого разряда, равноеТо ОСО гН 1 - значение полусуммы второгоразряда, равное Т 18 С 1,Н - инверсное значение полусум 2мы третьего разряда, равноеТ ОС.Подставляя значения полусумм, выраженные через функции генерации переноса и передачи переноса, и ис 9 11 пользуя правила Де Моргана, получим К С 8(Т 8 а /Т,ЗС 8 Т 8 С )= 8 С/ /Со 8 Свх /Та 8 Т 41 вх/С 8 С 8 Т 8 СвхПервый блок 8 сравнения представляет собой сумматор по модулю два и предназначен для сравнения четности суммы и предварительно формируемой четности суммы и выработки сигнала "Сбой" в соответствии с выражениемФ=8 98,8 08 ЭР"где ф " сигнал,"Сбой 1".Второй блок 9 сравнения представляет собой сумматор по модулю два и предназначен для сравнения четности. суммы и формируемой четности результата и выработки сигнапа "Сбой" в соответствии с выражением-Б 98,9828,9 Р2, огде ф - сигнал "Сбой 2"Параллельный сумматор с контролем по четности работает следующим образом.Предположим, что произошла ошибка в блоке 3. Эта ошибка вызывает ошибку в блоке-. 4 и 5, что приводит к нечетному числу ошибок в разрядах суммы и переноса. Следовательно, эта ошибка обнаруживается контролем по четности в блоке 8 сравнения путем21674 10 сравнения четности суммы и предварительно формируемой четности суммы.Предположим, что возникла одиночная ошибка в д-м разряде блока 1 фор мирования функций генерации и передачи переноса или блока 2 формированияинверсных функций генерации и передачи переноса. Эта ошибка вызываетошибку либо только на выходе блока4 в д-м разряде, либо ошибку на выходе блока 3 из д-го разряда и ошибкуна выходе блока 4 в данном и последующем разрядах сумматора. Распространение ошибки вдоль разрядов парал лельного сумматора приводит к нечетному числу ошибок в разрядах суммы ипереноса, что обнаруживается в блоке9 сравнения,Ошибка в формировании переноса 20 из старшего разряда параллельногосумматора также обнаруживается контролем по четности в блоке 9 сравнения, так как эта ошибка вызываетошибку в формировании суммы старше го разряда параллельного сумматора.Таким образом, введение в составсумматора блока формирования инверсных функций генерации и передачи переноса и соответствующих связей поз воляет за счет более, быстрого формирования четности результата повыситьбыстродействие в среднем в 1,5 раза.., д.4/5 щская ал ППП "Патент", г.ужгород, ул.Проектная, 4 983/38 ВНИИП по 113035Тираж Государстве ам иэобрете осква, Ж98ного комитета ССий и открытий оррект одписн

Смотреть

Заявка

3401649, 22.02.1982

ПРЕДПРИЯТИЕ ПЯ М-5339

ЯКОВЛЕВ АНАТОЛИЙ ВИКТОРОВИЧ

МПК / Метки

МПК: G06F 11/10

Метки: контролем, параллельный, сумматор, четности

Опубликовано: 30.10.1984

Код ссылки

<a href="https://patents.su/7-1121674-parallelnyjj-summator-s-kontrolem-po-chetnosti.html" target="_blank" rel="follow" title="База патентов СССР">Параллельный сумматор с контролем по четности</a>

Похожие патенты