Устройство для контроля микросхем памяти
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
( 9) (блока индикации и онными входами уст чающее с я т повышения точности ство содержит прео нических колебаний мацивляютс ойства м, что, с целью контроля, устройразователь меха- усилитель, блок и блок коммутатовнения ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР754423, кл. С 06 Г 11/22, 1978.Авторское свидетельство СССР826416, кл. О 11 С 7/00, 1979, (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ , МИКРОСХЕМ ПАМЯТИ, содержащее блок дискриминаторов, выход которого является управляющим выходом устройства, блок индикации, входы первой группы которого являются адресными входами устройства, блок формирователей кода числа, управляющий вход которого является первым управляющим входом устройства, выходы являются информационными выходами устройства, а информационные входы соединены с входами первой группы блока дискриминаторов, входами второй группы(51)4 С 11 С 29/00, 7/00 ров, один вход которого соединен с первым входом блока сравнения и одним входом блока формирователей кода числа, другие входы блока коммутаторов соединены с выходами блока формирователей кода числа, а выходы соединены с входами второй группы блока дискриминаторов, один вход Щ которого соединен с выходом триггера, один установочный вход которого является вторым управляющим входом устройства, а другой установочный вход соединен с первым выходом блока Я сравнения, второй выход которого со-. единен с управляющим входом блока индикации, второй вход соединен с выходом усилителя, вход которого соединен с выходом преобразователя механических колебаний,Изобретение относится к вычислительной технике, а именно к устройствам для контроля памяти, и может быть ислользовано при контроле качества программирования микросхем 5 постоянной памяти.Цель изобретения - повышение точности контроля программируемых микросхем за счет отбраковки микросхем с разрушенньви перемычкамй. 0На чертеже представлена Функциональная схема устройства для контроля микросхем памяти,Устройство содержит блок 1 формирователей кода числа, блок 2 дис криминаторов, контактирующую колодку 3, преобразователь 4 механических колебаний, усилитель 5, блок 6 сравнения, триггер 7, блок 8 индикации, блок 9 коммутаторов. 20Устройство работает следующим образом В блок 1 формирователей кода числа по адресной кодовой шине КШ поступает импульсный сигнал, преобразуемый в код программируемого числа. Одновременно импульсный сигнал адресного входа поступает в блок 2 дискриминаторов. Информационный сигнал, поступающий на вход блокаФормирователей кода числа, поступает также на вход блока 9 кощеутаторов. Сигналы программирования с выхода 80985 гблока 1 формирователей кода числапо адресным и программирующим шинамиз программатора поступают в контактирующую колодку 3. При программировании микросхемы в контактирующейколодке 3 преобразователь 4 механических колебаний вырабатывает сигнальный импульс. Сигнальный импульспоступает на вход порогового усилителя 5, с выхода которого поступаетна вход блока 6 сравнения и сравнивается с импульсньи сигналом, поступившим с информационного входа блока1 формирователей кода числа. В случае совпадения сигналов схема 6сравнения передает управляющий сигнал на вход триггера 7, управляемого по Р-входу от программатора, Считанный из триггера 7 сигнал о программировании передается в блок 2дискриминаторов, куда одновременночерез блок 9 коммутатора поступаетадресный сигнал из контактирующегоустройства 3 и адресного входа блока 25 1 Формирователей кода числа, Сигнало необходимости перехода к следующему адресу поступает через управляющий выход блока дискриминаторов впрограмматор. В случае несовпадениясигнального и программируницего импульсов в блоке 6 сравнения, в блоке8 индикации индуцируется адрес иразряд неразрушенной ячейки, памяти, и т.д.
СмотретьЗаявка
3729835, 25.04.1984
ПРЕДПРИЯТИЕ ПЯ М-5308
БЕККЕР ЯКОВ МИХАЙЛОВИЧ, ДЮСЕНОВА НУРСАУЛЕ АМАНЖОЛОВНА, МИРОНЦЕВ ВЯЧЕСЛАВ ИВАНОВИЧ, СЛУДНЯКОВ ЮРИЙ ПЕТРОВИЧ, ПЕТУХОВ ГОДАР АНАТОЛЬЕВИЧ
МПК / Метки
МПК: G11C 29/00
Опубликовано: 23.09.1985
Код ссылки
<a href="https://patents.su/2-1180985-ustrojjstvo-dlya-kontrolya-mikroskhem-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для контроля микросхем памяти</a>
Устройство для сравнения чисел, представленныхчислоимнульсным кодом
Номер патента: 351212
Опубликовано: 01.01.1972
Авторы: Научно, Опытно, Полисский
МПК: G06F 7/02
Метки: кодом, представленныхчислоимнульсным, сравнения, чисел
...1 сигнал на выходе схемы ИЛИ 7 не исчезает, т. е. поступление импульсов в счетчики не прерывается.После окончания поступления импульсов этого числа на шину 15 подается импульс сброса, который через схему И 3 сбрасывает счетчик 1 в нулевое состояние, подготавливая его к подсчету импульсов следующего 15 20 25 30 35 40 45 50 числа, устанавливает управляющий триггер в противоположное состояние, подготавливая схему И 5 к приему следующего числа, а схему И 4 к приему импульса сброса, и подтверждает состояние триггеров запуска 11 и 12. После прохождения всех сравниваемых чисел в результате сравнения получают наименьшее число. Наличие его в одном или другом счетчике можно определить, индицируя состояние управляющего триггера 9. Предмет...
Устройство для измерения вибраций лопаток
Номер патента: 391410
Опубликовано: 01.01.1973
МПК: G01H 11/06, G01M 1/22
...а на корнеевых - датчики 4 и 5, Датчик 1 через формирователь сигналов 6 соединен с входами блока управления 7 и преобразователя 8 сигнала скорости вращения ротора турбомашины в код, Датчики 2 и 3 через формирователи сигналов 9 и 10, а датчики 4 и 5, через формирователи 11, 12 подключены к входам преобразователя 18 временных интервалов в код. Кроме того, выход формирователя 9 соединен с входом преобразователя 8. Последний соединен со схемой управления 14 генератора 15 импульсов заполнения временного интервала, выход которого соединен со входом391410 ставитель И. ГольденбергТехред 3. Тараненко едактор Т, Ивано Корректор Л. Царькова каз 3121/5 Изд.818 ИИПИ Государственного копит по делам изобретен Москва, Ж, РаушсТираж 755ета Совета...
Способ преобразования кода в постоянный сигнал
Номер патента: 1005296
Опубликовано: 15.03.1983
МПК: H03K 13/02
Метки: кода, постоянный, преобразования, сигнал
...ШИС и их суммирование, причем . ,тей ШИС, сдвинутых на Т/щ, Одновреимпульсы в каждой из последователь- ,минно, по этому же сигналу, форминостей сдвинуты на величину ТЭмот- . -рователь 4 на основе анализа преобносительно импульсов другой по:ледо д,разуемаго кода М 1 вырабатывает щ-вательности, втечение первогопериодФ импульсов раэличной длительности,следования. первой широтно-импульсной Затем импульсные сигнагь с выходов.последовательности смомента егоначала , обоих формирователей поканально сумодновременно формируютщдополнитель- мируются в. логическом сумматоре .ных импульсных сигналов и суммируют щ Восстановленные таким образом наих с сигналами соответствующих им- первом интервале Т последовательноспульсных...
Преобразователь код-частота гармонического сигнала
Номер патента: 587615
Опубликовано: 05.01.1978
Автор: Гризик
МПК: H03K 13/02
Метки: «код-частота, гармонического, сигнала
...выходом кФильтру нижних частот,Изобретение поясняется чертежом.,Преобразователь содержит регистр 1кода частоты, тактовый генератор 2,накопитель 3, преобразователи 4 и 5 Юкод-аналог, интегратор 6, электроннымиключ 7, сумматор 8, пороговое устройство 9, счетный триггер 10, Фильтр 11нижних частот. Выход Фильтра является выходом устройства15Принцип работы преобразователя кодчастота заключается в следующем.Регистр 1 предназначен для записи,и хранения кода частоты И . С тактом,равным периоду частоты Рт тактового 20генератора 2, число И прибавляется ксодержимому. накопителя 3. Таким образом, в накопителе 3 вычисляются и хранятся цифровые коды Фазы сигнала, имеющего частоту: 25 где С - емкость накопителя. Эти значения фазы соответствуют...
Преобразователь кода числа в частоту следования импульсов
Номер патента: 677095
Опубликовано: 30.07.1979
Автор: Зебрев
МПК: H03K 13/02
Метки: импульсов, кода, следования, частоту, числа
...через элемент И 2 и одновременно на один из входов блока 17 считывания,С каждым импульсом информация числового регистра 9 параллельным кодом считывается в младшие разряды суммирующего счетчика 18. Блок 19 сравнения кодов сравнивает число в старших разрядах суммирующего счетчика 18 с числом в регистре 8 кода числа. В момент равенства чисел, записанных в суммирующем счетчике 18 и регистре 8 кода числа блок 19 сравнения кодов формирует сигнал, который одновременно поступает на вход элемента И 2 и второй вход дополнительного триггера 10 управления, который изменяет свое состояние, а сигнал с его выхода запрещает по 55 60 65 5 10 15 20 25 30 З 5 40 45 50 ступленпс импульсов в счетчик 16 и на блок 17 считывания.Число, записанное в...
Предыдущий патент: Запоминающее устройство с коррекцией ошибок
Следующий патент: Герметичный сборник для зараженных отходов
Случайный патент: Способ изготовления трехили шестиниточных безузловых плетеных сетей