Ячейка памяти

(19) 54 С 11 С 11 40 ЗСЮСО;Озз а т Т ОПИСАНИЕ ИЗОБРЕТЕНИ ИБЛНОУ ЬСТВУ лектроннои 1 а 1 е4, р. 4142, Р 20,ДАРСТВЕННЫЙ КОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ Н АВТОРСКОМУ СВИДЕ(71) Московский институт зтехники(56) 1 ЕЕЕ 1 огпа оЕ Бо 1 ЫСгсцдйз, 1983, Ч.БС, Ф417.Электроника,. 1979, т. 5с. 41-53.(54)(57) ЯЧЕЙКА ПАМЯТИ, содержащаятриггер, первый и второй входы-выходы которого соединены через соответствующие адресные транзисторы с первой и второй разрядными шинами,затворы адресных транзисторов являются адресным входом ячейки памяти,о т л и ч а ю щ а я с я тем, что,с целью повышения помехозащищенности,ячейка памяти содержит первый и второй ограничительные элементы, состоящие из последовательно соединенныхдиоца и резистора, причем аноды диодов соединены с одной из разрядных.,шин, а другой вывод каждого из резисторов подключен к соответствующемувходу-выходу триггера1 11794Изобретение относится к цифровойвычислительной технике, в частностик ячейкам памяти, .использующимся воперативных запоминающих устройствахс произвольной выборкой.5Цель изобретения - повышение помехозащищеннасти ячейки памяти.На чертеже показана принципиальная электрическая схема ячейки памяти.Ячейка памяти содержит триггер, 10выполненный на транзисторах 1 и 2,истоки которых соединены с шиной питания 3, затворы транзисторов 1 и 2соединены соответственно со стокамитранзисторов 2 и 1, которые подключены к резисторам 4 и 5, другие выводы которых подключены к разрядной шине 6, и к истокам транзисторов 7 и 8,затворы которых подключены к адреснойшине 9, диоды 10 и 11, аноды которыхсоединены с разрядной шиной 12, а катоды подключены к резисторам 13 и 14,другие выводы которых соединены состоками транзисторов 7 и 8, стокикоторых подключены соответственно к 25разрядным шинам 6 и 12,Ячейка памяти работает следующимобразом.В режиме хранения информации адресная шина 9 имеет потенциал нижепорогового напряжения транзисторов 7 и 8. Если сток транзистора 1 имеет низкий потенциал, который меньше по.рогового напряжения транзистора 2, а сток транзистора 2 имеет высокий потенциал, который больше порогового напряжения транзистора 1, то это состояние сохранится неограниченное время, если ток утечки закрытого транзистора меньше тока заряда, про 40 текающего через резисторы от разрядных шин. Когда ячейка памяти не выбрана, потенциалы разрядных шин поддерживаются равными высокому уровню, напримернапряжению питания, При об 45 ращении к ячейке памяти возможен случай, когда потенциалы разрядных шин 6 и 12 рауны соответственно низкому и высокому уровню. В этом случае ток через резистор, подключенный к раз 32 2рядной шине 6, снижает высокий потенциал стока транзистора 1 или 2, однако ток от разрядной шины 12 через диод препятствует этому. Параметры диодов 10 и 11 и резисторов 13 и 14 выбираются так, чтобы ток через диод был больше тока через резисторы 4 или 5 в рассматриваемом случае. Это можно осуществить, регулируя концентрацию примеси в слое поликремния, на основе которого создаются резисторы в современных запоминающих устройствах,Для записи в ячейку памяти нужнойинформации необходимо обеспечить потенциалы адресной шины не ниже, чемсумма порогового напряжения транзисторов 7 и 8 и низкого потенциала настоках транзисторов 1 или 2 Еслипри этом потенциал одной из разрядных шин уменьшить до уровня ниже низкого потенциала на стоках транзисторов 1 и 2, то в узле ячейки памяти,подключенного к этой разрядной шинечерез транзисторы 7 или 8, установится низкий потенциал, а в другом узле,подключенном к другой разрядной шине,имеющей высокий уровень потенциала,высокий потенциал.При считывании потенциалы разрядных шин имеют высокий уровень, например потенциал источника питания, апотенциал адресной шины соответствуетрежиму записи: При этом на разряднойшине, подключенной через транзистор 7или 8 к стоку транзистора 1 или 2,имеющего низкий потенциал, появитсясчитываемый сигнал в результате разряда шины по цепи последовательновключенных открытых транзисторов 7-2или 8-1. Ток через резисторы, который имеет величину менее О, 1 мкА дляячейки памяти с поликремниевыми, резисторами, гораздо меньше тока черезтранзисторы. Предлагаемая ячейка памяти позволяет повысить помехозащищенность элемента памяти при долговременном обращении.