Многостабильный элемент памяти

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ЬО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ 3652379/24-2411.10.8323.12.85. Бюл. Ф 47.Московский ордена Труного Знамени инженернофизиинститутА.С. Березин, С.А, КоролевМ. Онищенко681.327.66(088.8)Авторское свидетельств7839, кл, С 11 С 11/40,вторское свидетельство6497, кл. 6 11 С 11/34,(57) МНОГОСТАБИЛЬНЫЙ ЭТИ, содержащий первый ь -рор, коллектор которого созой первого р -и-р-транзисторза первого л в ,р-й-транзисна с коллектором первого Д,.,.;ЕНИЯ транзистора, второй й -р-й-транзистор,коллектор которого соединен с базой,второго р -о-р-транзистора, а базавторого й в .р-транзистора соединена с коллектором второго ) р-транзистора, адресные и разрядную шины,о т л и ч а ю щ и й с я тем, что, сцелью снижения потребл)емой мощности,и упрощения элемента памяти, эмиттер первого и И-транзистора соединен с эмиттером второго.р -и-р-транзистора и с первой адресной. шиной,коллекторпервого и -р-)-транзисторасоединен с коллектором второго П )транзйстора и.с разрядной шиной,эмиттер первого р-).транзистора .соединен с базой второго й -р-Ь-транзистора, эмиттер которого подключейк второй адресной шине,200340 1 О 15 20 25 30 35 40 ССэаСэ, =С 1+В,)+экв С 2+ С эг 50 1 1Изобретение относится к.вычислительной технике, а точнее к элементампамяти, и наиболее эффективно можетбыть использовано при создании ин-.тегральных оперативных запоминающихустройств большой емкости.Целью изобретения является снижение потребляемой мощности и упрощение элемента памяти.На Фиг. 1 изображена схема предлагаемого элемента памяти; нй фиг,2 временные диаграммы его работы.Иногостабильный элемент памятисодержит первый п и-транзистор 1,коллектор которого соединен с базойпервого-йтранзистора 2, а база первого 11-1 э -й-транзистора 1 соединена с коллектором первого р -П-Э-.транзистора 2, второй Ь О-транзистор 3, коллектор которого соединенс базой ,второго 11 О-транзистора 4,а база второго П и-транзистора 3соединена с коллектором второго1-Птранзистора 4, эмиттер первогои п-.транзистора 1 соединенс эмиттером второго Р -итранзистора 4и с первой адресной шиной 5, коллектор первого 1 э й-транзистора 1 соединен с коллектором второго П Ьтранзистора 3 и с разрядной шиной 6,эмиттер первого-итранзистора 2соединен с базой второго и 11-транзистора 3, эмиттер которого подклю.чен к второй адресной шине 7,Первые й -1 э -й- и-йтранзистор.ры 1 и 2 образуют первую инжекционную структуру, а вторые Р -и- й- и-птранзисторы 3 и 4 образуютвторую инжекционную структуру.ЮСостояние элемента памяти можноразличать следуюппэм образом: наличие заряда на барьерной емкости С 1центрального перехода первой инжекционной структуры и на барьерной емкости Сг второй инжекционной структуры. соответствует состоянияю "0",С 1 разряжена, Сг заряжена - соответствует состоянию "1", обе емкостиС 1 и С разряжены - состояние "2".В режиме хранения на всех шинах 5,следовательно, ток через элементпамяти не течет, и мощность не потребляется. Для записи "2" потенциал шины разрядной 6 снижается на,Ц, где 0" - напряжение на открытомР-В-переходе. При этом эмиттер вто,рого и -и-р-транзистора 4 инжектирует дырки в базу второго ь -р-и-транзистора 3, повьппая ее потенциал и разряжая тем самым барьерную емкость СгТак как база второго о и-транзистора 3 соединена с эмиттером первого-1 э-р-транзистора 4, его потенциал также будет повышаться.до тех пор, пока не превысит на О потенциала разрядной шины 6. При этом начнетсяинжекция дырок из эмиттера первого-и-Р-транзистора 2 в базу первого ии-транзистора 1, разряжая барьерную емкость С . После того как обеемкости разрядятся, потенциал разрядной шины 6 восстанавливается допрежнего уровня. Для записи "1" сначала производятся запись "2", а затем на вторую адресную шину 7 подается отрицательный импульс амплитудой 0 . При этом емкость 0 заряжается до напряжения 0 , По окончанииимпульса заряд с емкости 1 частичноперераспределится на емкость 0 эмиттерного перехода второго-и-у-транзистора 3, В результате записи "1"емкость С, окажется разряженной, а ем-.кость Ог заряженной. Для записи "0"отрицательные импульсы амплитудой 0подаются на обе адресные шины 5 и 7,При этом обе емкости Си Сг заряжаются. Считывание информации осуществляется с помощью операции записи "О".При поступлении по адресным шинам 5и 7 отрицательного импульса амплитудой ц. в разрядной шине 6 возника-ет импульс тока, который и Фиксируется внешними схемами. При считывании"1" происходит заряд емкости С, базовым током первого й -и-п-транзистора1 и заряд суммарной емкости р -и -переходов второго и п-транзистора 3, т.е. заряжается эквивалентнаяемкость где б, - коэффициент усиления токабазы первого о и-транзистора 1,При считывании "2" заряжается эквивалентная емкость,э=С, 1+ 8,)+,(1+ В,),где 8 - коэффициент усиления тока 55, базы второго и Й-транзистора 3.При считывании "0" заряжается эквивалентная емкость. 1200340 С СС СэзС +о С,СС,С где С, - барьерная емкость эмиттерного перехода ии-транзистора 1. и-иф Составитель С.,Королеврышева Техред Л.Иикеш . КорректорС. ШПодписное едактор Т кмар,Государст елам изобр москва, Жатент", г. Ужгород, ул. Проектная, 4 Заказ 801 ВНИИП по 113035енног тений 5, Ра В зависимости от величины эквивалентной емкости различаются и амплитудыимпульсов тока, поступающих в разрядную шину 5. Регенерация.осуществляется последовательным вйполнейиемопераций считывание-запись. 583комитета СССРоткрытийская наб., д.