Запоминающее устройство с самоконтролем

(51)4 0 11 С 29/О судАРственный комитетО ИЗОБРЕТЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР ОПИСАН Н АВТОРСНО ИЕ ИЗОБРЕТЕНИЯМУ СВИДЕТЕЛЬСТВУ 254023/24-241,06,8715,04,89, Бюл, 9 14Минский радиотехнический инс В,Н,Ярм8)етельств С 29/00 и калабан27.6(088ское сви о СССР1986,СССР1983. кл, 0кое сви кл, 8 тельство1 С 29/00( 57) Иэ обр етенительной технике ТРОИСТВО С САе от лиэовано при по на их основе проверки р обре те ния я вИзобретение относится к вычисли-тельной технике и может быть использовано при построении запоминающихустройств (ЗУ) с встроенными средствами проверки р аб от о способно сти,Целью изобретения является повышение достоверности контроля,На чертеже представлена схема запоминающего устройства с салем,Устройство содержит накопитель 1с информационными 2 и адресными 3входами, дешифратор 4, счетчик 5,адресные входы 6, вход 7 управлениярежимом работы, элемент 8 задержки,вход 9 разрешения записи, управляющий вход 10 "Запись-считывание" нако-. инфор ма-;3 по мооды 14 юконтро(56) Авто1229826Автор сИ 1040526 носится к вычис и может быть испольроении БИС ОЗУ и ЗУ встроенными средстваотоспособности, Целью яется повышение дос,80147295 товерности контроляЗапоминающее устройство с самоконтролем содержит накопитель, триггеры, сумматоры по модулю два и мультиплексоры по числу информационных разрядов накопителя, счечик, дешифратор и элемент задержки, Цель достигается тем, что эа счет .реализации встроенного генератора псевдослучайной последовательности данных в пределах каждого столбца накопителя осуществляется проверка половины всех возможных переходов между состояниями, а полнота проверки взаимного влияния ячеек разных столбцов зависит от информационного содержания накопителя, В О случае отсутствия ошибок исходное состояние всех ячеек накопителя после окончания проверки не меняется;1 ил,2пителя 1, мультиплексоры 11,ционные входы 12, сумматора 1дулю два, информационные выхнакопителя 1, триггеры 15,Объем накопителя принимается равным и т-разрядных слов, причем числои выбирается иэ условия примитивнослти и неприводимости полинома Х +Х+.Двоичный, счетчик 5 осуществляетсчет адресов слов накопителя от нулядо и, Вход управления режимом счетчика 5 определяет один из двух режимов работы счетчика 5:режим асинхронного приема информации с адресныхвходов 6 устройства и режим счетаимпульсов, поступающих на синхровходсчетчика, Величина задержки элемента147295 38 задержки выбирается не менее суммывремени выборки считывания устройстваи минимально допустимого временисдвига синхросигнала относительно5сигнала инФормации триггера 15,Устройство работает следующим образом,В рабочем режиме на вход 7 управления режимом работы устройства поступает сигнал "1", соответствующийрабочему режиму, Этот сигнал осущест,вляет установку счетчика 5 в режимасинхронного приема информации с адресных входов 6 устройства мультиплексоров 11 - в режим приема информации с информационных входов 12устройства и сбрасывает триггеры 15,Сигналы ацреса с входов 6 устройствапоступают в счетчик 5, дешифрируются 20дешифраторам 4 и затем поступают навходы 3 накопителя 1, осуществляявыбор слова, Значение информации, эа"писанной в выбранном слове, появляется на информационных выходах накопи-.с 25теля 1, Информация, которую необходимо записать в выбранное слово, пос.тупает на информационные входы 12.устройства и через мультиплексор 11передается на информационные входы 302 накопителя 1, после чего на управляющий вход накопителя 1 поступает,импульс записи с входа 9 разрешенияз апи си у строй ств а,Работаустройства в режиме проверки. На вход 7 управления режимом работы устройства поступает сигнал "0",соответствующий режиму проверки, Этотсигнал осуществляет установку счетчика 5 в режим счета, мультиплексоров 4011 - в режим приема информации с,выходов сумматоров 13 по модулю два иотменяет режим сброса триггеров 15, вкотором они находились в течение рабочего режима, После этого на вход9 устройства начинают поступать импульсы записи, Так как в первый момент времени после установки режимапроверки триггеры 15 остаются установленными в "0" то на входах сумР50маторов 13 по модулю два, соединенныхс выходами триггеров 15, также под"держивается "0", Поэтому сигналы синформационных выходов 14 накопителяпроходят беэ изменений через элементы суммирования 13 по модулю дваи мультиплексоры 11 и поступают наинформационные входы 2 накопителяПоступающий на управляюпдй вход 10 2 4"Запись-считывание" накопителя 1 им-,пульс записи обеспесивает повторнуюзапись в накопитель 1 той же инфор.мации, которая и ранее находиласьв нем, После задержки на элементе8 задержки импульс записи поступаетна синхровходы триггеров 15 и осуществляет запись только что записанного в йакопитель 1 слова в триггеры 15, Информация, соответствующая только что записанному слову, поступаетс выходов триггеров 15 на первыевходы сумматоров 13 по модулю два,Одновременно тот же самый задержанный импульс записи поступает на синровход счетчика 5 и тем самым иницирует переключение счетчика и выборчерез дешифратор 4 очередного словав накопителе 1, После окончания выбора очередного слова через времявыборки по адресу информация с выходов 14 накопителя поступает на вторые входы сумматоров 13 по модулю два, где происходит поразрядное сум"мирование по модулю .два предыдущего и текущего выбранных слов, С выходов сумматоров 13 по модулю два информация поступает через мультиплек" сары 11 на информационные входы 2 накопителя 1, При поступлении на управляющий вход 10 "Запись-считывание"накопителя 1 очередного импульса за-,писи осуществляется запись в текущее выбранное слово в накопитель 1 информации, являющейся поразрядной суммойпо модулю два предыдущего и текущеговыбранных слов, Тот же импульс записи после задержки на элементе 8 задержки поступает на синхровходы триггеров 15 и осуществляет запись только что записанного в накопитель слова в триггеры 1.5, и одновременно этот же задержанный импульс записи поступает на синхровход счетчика 5, иницирует переключение счетчика и выбор через дешифратор 4 очередного слова в накопителе 1 и т.д,Благодаря тому, что каждый столбец накопителя 1 совместна с саответствующими ему триггером 15, сумматором 13 по модулю два и мультиппексором 11 представляет. собой модуль генератора псевдослучайной И-последовательности, то после поступленияп(2 -1)+1 импульсов, состояние всех ячеек накопителя 1 будет соответствовать состоянию этих ячеек на моментначала проверки, если при проверкеЗапоминающее устройство с самоконтролем, содержащее накопитель, каждый информационный вход которого подключен к выходу соответствующего мультиплексора, первый информационный вход каждого мультиплексора является соответствующим информационным входом устройства, управляюпде входы мультиплексоров являются входом управления режимом работы устройства, вход записи-считывания накопителя явля Корректор Л, 3 айце ва, Весел аказ 177/50 НИИПИ Госуда Тираж 558 Подписноемитета по изобретениям и открытиям при ГКНТ СС сква, Ж, Раушская наб., д. 45 венного113035 оизводственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина 5 1472 не произойдет ошибки. После окончания проверки на вход 7 управления режимом работы устройства опять подается "1", Факт наличия или отсутствия ошибки можно определить путем5 сравнения состояния ячеек накопителя до и после проверки либо по состоянию контрольных разрядов кода, если применяется кодирование записанной ин( формации,Формула из обретения ется входом разрешения записи уст",ройства, о т л и ч а ю щ е е с я тем,что с целью повышения достоверности 952 6контроля, в устройство введены трнг" геры н сумматоры по модулю два по числу информационных разрядов накопи" теля, счетчик, дешифратор и элемент задержки, причем вход элемента за-. держки подключен к входу разрешения записи устройства, выход элемента задержки соединен с синхровходами триггеров и счетчика, вход режима которого подключен к входу управления режимом работы устройства и к входам сброса триггеров, установочныеь входы счетчика являются адресными входамй устройства, выходы счетчика соединены с входами дешифратора, выходы которого подключены к адресным входам накопителя, выходы которого являются информационными выходами устройства и соединены с информационными входами соответствующих триггеров и с первыми входами соответствующих сумматоров по модудю два, вторые входы которых подключены к выходам соответствуюпдх триггеров, выходы сумматоров по модулю два соединены с вторыми информационными входами соответствующих мультиплексоров,