Патенты с меткой «одноразрядным»

Номер патента: 1501174

Опубликовано: 15.08.1989

Автор: Конопелько

МПК: G11C 29/00

Метки: выходом, декодирования, коррекции, модульных, одиночных, одноразрядным, ошибок

...на первый адресный вход 12 подается адрес модуля, а на второй адресный вход 14поступает адрес разряда в этом моду ле. Это позволяет адресовать памятьс дискретностью до одного бита информации (адрес 24 -. разрядных слов подается непосредственно в блок паМЯТИ)45Блок вычисления синдрома 1 в соответствии с проверочной матрицей(Фиг.3) формирует следующие конт" рольные соотношения: С 9 = а+аг+аз+а 4+а 8+а 11+а 14+Яг, ,Я 1 +а +а ь+а +Я 1 г+а 1 +а г 8 я Ст - а,+а+аз+а,р +а, +а 1 Ь +а 73 я С 8 = ая+а,+а 9+а 1.+Я 14+а 1+а 1 Ь+аг 4При этом контрольные сигналы С,-С, поступают на выход 7, а С-С на вьг ход 5 блока 1. Для исправления ошибки, которая может возникнуть в одном иэ модулей, необх)рдимо для модуля разряд которого должен быть выведен на...

Номер патента: 1520591

Опубликовано: 07.11.1989

Автор: Ермолин

МПК: G11C 7/12

Метки: запоминающим, одноразрядным, сердечниках, устройством, ферритовых

..."Запись О". По заднему фронту тактового импульса 9 происходиттакже переключение счетчика 2 в состояние 1 . Значение сигналов нал л 55входах элемента 6 сравнения не совпадает и на его выходе запрещающийсигнал. Поэтому второй тактовый имулье с входя О через злам:.л( 5 яепроходитВ следующем цикле обращения тактовый импульс ня входе 9 приводит кпоявлению сигнала Запись 1 ня выходе 8, так как разрешение поступаетс инверсного входа счетчикаи т.д.В четвертом цикле обращения импульсна входе 9 приводит к появлению снг"наля "Запись 1" на выходе 8 н переключает счетчик в "0", В регистр 1также записывается "О". Поэтому навыходе элемента 6 йоянляется разрешающий потенциал. который позволяетимпульсу с входа 10 пройти через элемент 5. В...

Номер патента: 1807566

Опубликовано: 07.04.1993

Автор: Конопелько

МПК: G11C 29/00, H03M 13/02

Метки: выходом, декодирования, коррекции, одиночных, одноразрядным, ошибок

...когда на . го мультиплексора соединены с информаци- выходах 14 и 15 присутствуют единичные бнными входами второго мультиплексора и сигналы, фиксируется наличие ошибки в Вторыми входами блока формирования чет- опрашиваемом разряде. В результате едииости, первые входы 13 которогосоединены 15 ничный сигнал с выхода 16 элемента И 5 в с выходами третьего мультиплексора, пер- сумматоре 6 инвертирует на обратный сигвый 14 ивторой 15 выходы блокаформиро- нал опрашиваемого разряда с выхода 17 еания четности соединены соответственно мультиплексора 2; на выход 18 устройства с первым и вторым входами элемента И, поступает исправленный сигнал опрашивавыход 16 которого соединенс первым вхо емого разряда.дом корректирующего сумматора по моду- Таким...