Устройство для контроля блоков памяти

(5 ц 4 С 11 С 29/О ОПИОАНИЕ ИЗОБРЕТЕНН АВТОРСНОМУ СВИДЕТЕЛЬСТВУ о о СССР1985.СССР1980.(57) Изобретениелительной техникпоминающим устроретения являетсяности контроля,КОНТРОЛЯ БЛОКО относит е, в час йствам, повышен Устройст я к вычисности к заелью изобе достоверо содержит ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельст1(ф 1256101, кл, 0 11 С 29/ОАвторское свидетельствоУ 918975, кл. С 11 С 29/00 стробируемый генератор 1 тактовыхимпульсов, блок 2 ввода данных, блок6 многократного опроса, первый триггер 7, элемент задержки 8, элементыИ 9, 1 О, 15, генератор 11 случайныхчисел, триггеры 12-14, элемент ИЛИб, счетчик 17 ошибок, регистр 20 адреса, регистр 21 данных, регистр 22ошибок и блоки 23-25 сравнения. Достоверность контроля повышается засчет введения счетчика 17 ошибок иобеспечения многократного чтения(режима "долбления") любой обнаруженной дефектной ячейки контролируемой памяти, например микросхемы ПЗУ,по адресу, задаваемому в регистре22. 1 ил., 1 табл.1481862 Продолжение таблицы М не Состояние триггеров Режиме Триггер 14 Триг- .Триггер 2 гер 13 0 0 0 1 0 0 ке 50 Состояние триггеров Режим Триг- Триг- Триггер 12 гер 13 гер 14 55 Х Многократная запись Х Однократная запись0 Изобретение относится к вычислительной технике, в частности к запоминающим устройствам.Целью изобретения является повы 5шение достоверности контроля.На чертеже приведена структурнаясхема предложенного устройства.Устройство содержит стробируемыйгенератор 1 тактовых импульсов, блок 102 ввода данных с тактовым входом 3,тактовым выходом 4 и информационными выходами 5-5 з, блок 6 многократного опроса, первый триггер 7, эле-мент 8 задержки, первый 9 и второй 1510 элементы И, генератор 11 случайных чисел, с второго по четвертыйтриггеры 12-14, третий элемент И 15,элемент ИЛИ 16 и счетчик 17 ошибок.Контролируется блэк 18 памяти. Устройство содержит также вход 19 пуска, регистр 20 адреса, регистр 21данных, регистр 22 ошибок, с первогопо третий блоки 23-25 сравнения.Блок 2 ввода данных может быть 25выполнен, например, из наборного поля26, элементов И 27 и 28 и элементаИЛИ 29,Стробируемый генератор 1 тактовых импульсов может. быть выполнен, 30например, из генератора 30 импульсов и.элемента И 31.Блок 6 многократного опроса состоит из элемента 32 задержки, элементов И 33-35 и триггера 36.35Устройство работает следующим образом.Контрольная информация для проверки блока 18 памяти находится вблоке 2. По команде пуск триггер 7 40устанавливается в единичное, а счетчик 17 в нулевое состояния, Соответствующая контрольная информация, набранная на наборном поле 26 блока,йод действием стробирующего импульса из генератора 1 устанавливает генератор 11 и триггеры 12-14, Режимыпроверки и соответствующие им состояния триггеров приведены в таблице. 0 Просмотр памяти0 . Многократноечтение1 Останов по ошиб 148186пускается блок 2 и в регистры 20 и 21, а также в триггеры 12, 13 и 14 записывается новая информация.В режиме просмотра памяти возмож 5 ны два случая: многократное чтение дефектных ячеек памяти или однократное чтение этих ячеек блока 18, В первом случае в регистр 22 записывается единица. Далее осуществляется чтение ячеек памяти блока 18, В момент чтения дефектной ячейки появляется импульс на выходе элемента И 10,. который записывается в счетчик 17 и поступает на вход блока 25. Импульсом с выхода блока 25 через элемент ИЛИ 16 запускается блок 6, Количество циклов чтения дефектной ячейки определяется элементом 32 задержки, В случае однократного чтения в блок 25 сравнения необходимо записать число И+1. После просмотра всего . объема памяти блока 18 счетчик 17 содержит число, соответствующее количеству дефектных ячеек блока 18, 25 1При автоматизированном определении дефектной ячейки в блоке 18 используется режим многократного чтения, В этом режиме при чтении из 30дефектной ячейки блока 18 импульсомс выхода блока 23 запускается блок6Количество циклов чтения дефектной ячейки определяется элементом32 задержки,35В режиме останова по ошибке причтении дефектной ячейки блока 18,импульсом,с выхода элемента И 10 черезэлемент И 15 триггер 7 устанавливается в нулевое состояние, блокируя 40запуск блока 2 и прохождение импульсов из генератора 1, При этом посостоянию выходов контролируемого блока 18, регистров 20 и 21 можно определить адрес дефектной ячейки, аномера разрядов с неправильной информацией - по состоянию счетчика 17,Для продолжения проверки необходимо подать команду "Пуск", При сов 50падении информации регистра 21 и блока 18 импульс на выходе элементаИ 10 отсутствует, триггер 7 сохраняет единичное состояние на выходе,импульсом с выхода блока 23, задержанным элементом 8 задержки, запускатется блок 2 и в регистры 20 и 21,а также в триггеры 12, 13 и 14 записывается новая информация,Формула изобретенияУстройство для контроля блоков памяти, содержащее стробируемыи генератор тактовых импульсов, генератор случайных чисел, регистр адреса, регистр данных, первый и второй блоки сравнения, блок многократного опроса, с первого ло третий триггеры, элемент задержки, первый и второй элементы И и блок ввода данных, информа-, ционные выходы которого подключены к информационным входам регистра адреса, регистра данных, установочному входу генератора случайных чисел и установочным входам второго и, третьего триггеров, тактовые входы которых соединены с тактовым выходом блока ввода данных, тактовый вход которого и тактовый вход блока многократного опроса подключены к .выходу стробируемого генератора тактовых импульсов, вход стробирования которого соединен с выходом первого триггера и первым входом блокировки блока ввода данных, вход запуска которого и вход установки в "1" первого триггера объединены и являются входом пуска-устройства, причем второй вход блокировки блока ввода данных соединен с выходом элемента задержки, входкоторого подключен к выходу первого блока сравнения, управляющему входу второго блока сравнения, первым входам первого и второго элементов И и первому входу пуска блока многократного опроса, первый выход которого подключен к входу блокировки генератора случайных чисел, выход которого соединен с первым информационным входом первого блока сравнения, второй ин.формационный вход. которого подключен к выходу регистра адреса, выход регистра данных соединен с первым информационным входом второго блока сравнения, второй информационный вход которого является информационным входом устройства, информационным выходом которого является выход регистра данных, единичный .выход второго триггера соединен с вторым входом первого элемента И, выход которого является входом разрешения записи устройства, тактовым выходом которого является выход стробируемого генератора тактовых импульсов выход генератора случайных чисел является адресным выходом устройства, выход второго блока сравнения подключен к14818 Составитель Т,ЗайцеваРедактор И,шмакова Техред А,Кравчук Корректор О,Кравцова Заказ 2699/55 Тираж 559 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раущская наб.д, 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 второму входу второго элемента И,третий вход которого соединен с нулевым выходом второго триггера, второйвыход блока многократного опроса подключен к третьему входу блокировкиблока ввода данных, о т л и ч аю щ е е с я тем, что, с целью .повышения достоверности контроля, в устройство введены счетчик ошибок, третий блок сравнения, регистр ошибок,четвертый триггер, элемент ИЛИ итретий элемент И, выход которогосоединен с входом установки в "0",первого триггера, причем выход четвер.1 В,того триггера подключен к первомувходу третьего элемента И, второйвход которого соединен с выходом второго элемента И и счетным входом,счетчика ошибок, установочный вход 62 6и выход которого подключены соответственно к входу установки в "1" первого триггера и к первому информационному входу третьего блока сравнения, второй информационный вход и выход которого соединены .соответственно с выходом регистра ошибок и спервым входом элемента ИЛИ, второйвход и выход которого подключены соответственно к выходу третьего триггера и к второму входу пуска блокамногократного опроса, тактовые входычетвертого триггера и регистра ошибок соединены с тактовым выходом блока ввода данных, информационные выходы которого подключены к установочным входам четвертого триггера и кинформационным входам регистра ошибок,