Запоминающее устройство с обнаружением ошибок

(19) 01) 49 11 С 29/О ИСАНИЕ ИЗОБРЕТЕНИЯ ва СССР1984.С ОБНАомить и нающие повыустрои питель егистр ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСНОМ СВИДЕТЕЛЬСТВУ(54) ЗАПОИИНА 10 ШЕЕ УСТРОЙСТВОРУЖЕНИЕМ ОШИБОК(57) Изобретение относится кнающим устройствам и может бьпользовано в устройствах переинформации, содержащих запомиустройства, Цель изобретенияшение достоверности контроляства, Устройство содержит нак1, регистр 2 слова, адресный 23, выходной регистр 4, элементы ИЛИ группы 5, сумматоры 6,7,8,11,16,17 по модулю два, элементы И 9,10,5, счетчик 12, управляющие входы 13,14 устройства. В устройстве при считывании каждого слова массива информации контролируется правильность записи информации в накопитель и определяется наличие ошибки в считываемом слове. Введение новых элементов и организация новых связей позволяют сформировать контрольный бит четности, который поступает на контроль в режиме считывания информации. Кроме того данный бит четности несет информацию правильной работы устройства по всему тракту прохождения информации.1 ил.Изобретение относится к запоминающим устройствам и может быть использовано в устройствах передачи информации, содержащих запоминающие устройства.Цель изобретения - повышение достоверности контроля устройства путемфиксации сбойных слов.Па чертеже представлена функциональная схема устройства,Устройство содержит накопитель 1,соединенный с регистром 2 слова, адресным регистром 3 и через выходнойрегистр 4 с элементами ИЛИ группы 5,к выходу которой подключен второйсумматор 6 по модулю два, выход которого соединен с первым входом третьего сумматора 7 по модулю два, вто -рой вход которого подключен к выходупервого сумматора 8 по модулю два, авыход соединен с вторым элементомИ 9 и через первый элемент И 10 - счетвертым сумматором 11 по модулюдва и счетчиком 12, входы 13 и 14 являются управляющими входами устройства, первый из которых подключен квходу третьего элемента И 15, выходкоторого соединен через пятый сумматор 16 по модулю два с шестым сумматором 17 по модулю два.Устройство работает следующим образом.В исходном состоянии регистры 2-4,а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адресного регистра 3 и на входы регистра2 слова. Одновременно код адреса икод записываемого слова подаются соответственно на первый сумматор 8по модулю два и через элементы ИЛИгруппы 5 - на второй сумматор 6 по.модулю два, которые вырабатывают биты четности адреса и записываемогослова. Биты четности объединяютсятретьим сумматором 7 по модулю двав результирующий бит. С управляющеговхода 14 на вход второго элементаИ 9 при записи информации поступаетединичный сигнал. Результирующий битчерез второй элемент И 9 поступаетна один из входов регистра 2 слова,после чего производится запись слова в соответствующую ячейку накопителя 1. Одним из разрядов записываемого слова является результирующийбит четности.В режиме считывания массива информации в каждом такте обращения число, соответствующее коду адреса, извлекается из накопителя 1, Информационные разряды при этом через выходной регистр 4 поступают на выход устройства. Одновременно бит че.ности считанного слова поступает на четвертый сумматор 11 по модулю два и код адреса и код считанного слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ группы 5 на второй сумматор 6 по модулю два, которые как и при записивырабатывают биты четности адреса исчитываемого слова, объединяемыетретьим сумматором 7 по модулю двав результирующий бит. При считыва 20 нии информации на вход 13 поступает 25 30 35 40 45 50 55 единичный сигнал. Результирующийбит через первый элемент И 10 поступает на вход четвертого сумматора 11по моцулю два, который по каждомуслову массива при несравнении результирующих битов по записи и считыванию информации Формирует сигнал ошибки, поступающий на вход счетчика 12.Последний Формирует код суммарногоколичества ошибок в массиве информации.Результирующий бит четности по записи по каждому слову массива информации поступает через третий элементИ 15 на пятый сумматор 16 по модулю"два, который объединяет бит четностиадреса по считыванию с результирующим битом четности по записи и вырабатывает бит четности записываемогослова, который объединяется с сигналом ошибки шестым сумматором 17 помодулю два в выходной сигнал устройства, При исправной работе устройства сигнал ошибки отсутствует и навыходе сумматора 17 по модулю двавыдается бит четности записываемогослова. При неисправной работе устройства сформированный сигнал ошибки искажает бит четности записываемогослова на выходе сумматора 17 по модулю дватем самым обнаруживаетсяналичие ошибки при передаче данногослова, К началу записи нового массива информации счетчик 12 устанавливается в нулевое состояние, например,путем подачи управляющего сигнала навход обнуления,В устройстве при считывании каждого слова массива информации контро14834 Составитель В,ФокинаТехред М.Ходанич Корректор Г 1.Шароши Редактор О.Спесивых Заказ 2837/48 Тираж 558 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патентл, г.ужгород, ул. Гагарина,101 лируется правильность записи инфор- мации в накопитель и определяется наличие ошибки в считываемом словеТаким образом введение пятого и шесФ5 того сумматоров по модулю два и третьего элемента И и организация новых связей позволяет сформировать контрольный бит четности, который поступает на контроль в режиме считывания 10 информации, приэтом не требуется введение дополнительного оборудования в накопитель. Кроме того, данный бит четности несет информацию пра" вильной работы устройства по всему 1 б тракту прохождения информации, что повышает надежность и диагностичность устройства.Формула и э о б р е т е н и яЗапоминающее устройство с обнару жением ошибок по авт. св. В 1164791,94 6о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности контроля устройства, в него введены пятый, шестой сумматоры по модулю дваи третий элемент И, первый вход которого соединен с вторым входом четвертого сумматора по модулю два, выходтретьего элемента И соединен с первым входом пятого сумматора по модулю два, выход которого подключен кпервому входу шестого сумматора помодулю два, вторые входы пятого ишестого сумматоров по модулю два подключены соответственно к выходам первого и.четвертого сумматоров по модулю два, второй вход третьего элемвнта И подключен к первому управляющему входу устройства, выход шестогосумматора по модулю два являетсяконтрольным выходом устройства.