Запоминающее устройство с коррекцией ошибок

(21) (22) (46) (72 (53 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 434117/2411,12.8723.07.89. Бюл. У 27(56) Шигин А,Т., Дерюгин А,А. Цифро вые вычислительные машины. М.: Энер гия, 1976, с, 495,Авторское свидетельство СССР Иф 1317484, кл. С 11 С 29/00, 1985 (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КО РЕКЦИЕЙ 016 ИБОК(57) Изобретение относится к вычислительной технике, в частности к за поминающим устройствам с коррекцией ошибок. Цель изобретения - повышени быстродействия устройства путем сов мещенного выполнения последовательных операций считывания информации.Устройство содержит регистр 1 адреса,накопитель 2, сумматоры 3 по модулюдва, распределитель 4 импульсов, регистр 5 информации, блок 6 коррекции, формирователь 7 кода ошибок,элементы И 8, регистр 9 данных иблок 10 управления. В устройство введен дополнительный регистр, вхо)тыкоторого подключены к информационнымвыходам накопителя, а выходы - к блокам обнаружения и коррекции ошибок,Запись считанной из накопителя информации в регистр позволяет совместить во времени обнаружения и исправление ошибок, и считывание новой информации из накопителя, 1 з.п. ф-лы,2 нл.3 1495855Изобретение относится к вычислительной технике, в частности к запоминающим устройствам с коррекцией ошибок.5Цель изобретения - повышение быстродействия устройства путем совмещенного выполнения последовательных операций считывания информации.На фиг, 1 представлена функцио О ,нальная схема ЗУ с коррекцией ошибок; ,на фиг. 2 - функциональная схема блока управления.Устройство содержит регистр 1 адреса, информационные входы которого 5 являются адресными входами устрой,ства, накопитель 2, сумматор 3 по модулю два, распределитель 4 импуль,сов, регистр 5 информации, блок 6 коррекции, формирователь 7 кода оши бок, элементы И 8, регистр 9 данных ,и блок 10 управления.Блок 10 управления (фиг, 2) содержит триггер 11, первый инвертор 12, регистр 13 сдвига, элемент ИЛИ 14, первый 15, второй 16 и третий ;17 элементы И, второй инвертор 18,Устройство работает следующим образом. 30Код адреса поступает на информационные входы регистра 1 адреса, после чего на вход обращения устройства поступает уровнем логического "0" (в дальнейшем - уровень "0") импульсный сигнал обращения к устройству. Сигнал обращения устанавливает инверс" ный выход триггера 11 блока 1 О управления в состояние логического "0". Сигнал уровня 0 с инверсного выхо да триггера 11 приводит к появлению на выходе первого инвертора 12 уровня логического "1" (в дальнейшем - уровня/"1"). Сигнал с выхода инвертора 12 постунает на информационный 45 вход регистра 13 сдвига и через первый выход блока 1 О управления на вход записи регистра 1 адреса, По возрастающему фронту на входе записи регистра 1 адреса производится запись поступившего кода адреса. С выходов регистра 1 адреса записанный код адреса поступает на адресные входы накопителя 2,Очередной фронт прямоугольного импульса непрерывной последовательности, условно принимаемый за первый импульс, поступает через четвертый вход блока 10 управления на тактовый вход регистра 13 сдвига и приводит к появлению уровня "1" на первом выходе регистра 3 сдвига ввиду наличия уровня "1" на его информационном входе, Уровень "1" с первого выхода регистра 1 Э сдвига, поступая на первый вход элемента ИЛИ 14, приводит к появлению на его выходе уровня "1", который через второй выход блока 10 управления поступает на вход выборки накопителя 2 и разрешает выборку информации по коду адреса, который присутствует на адресных входах накопителя 2.Одновременно уровень "1" с первого выхода регистра 13 сдвига поступает на первый вход второго элемента И 16 и, в случае наличия на его втором входе уровне "1", поступающего .через второй вход блока 10 управления с входа режима устройства (что соответствует разрешению имитации ошибки), приводит к появлению на вы" ходе первого элемента И 16 уровнякоторый через пятый выход блока 10 управления, поступая на счетный вход распределителя 4 импульсов, приводит к формированию уровня "1" на одном из очередных выходов распределителя 4 импульсов, так как для данного случая уровень "1" с второго входа второго элемента И 16 через четвертый выход блока 10 управления поступает на вход сброса распределителя 4 импульсов и тем самым разрешает его работу,Поступающий на вход синхронизации устройства второй импульс приводит к появлению уровня "1" на втором выходе регистра 13 сдвига и сохраняетуровень "1" на его первом выходе. Второй выход регистра 13 сдвига не используется. Наличие неиспользуемого второго выхода регистра 13 сдвиганеобходимо для увеличения временивыборки информации из накопителя 2.Поступающий на выход синхронизации устройства третий импульс приводит к появлению уровня "1" на третьем выходе регистра 13 сдвига и сохраняет уровни "1" на его первом ивтором выходах, С третьего выхода регистра 13 сдвига уровень "1" поступает на второй вход элемента ИЛИ 14и обеспечивает сохранение на его выходе уровня "1". Одновременно уровень "1" с третьего выхода регистра13 сдвига поступает на первый вход5 14958 первого элемента И 15 и ввиду наличия на его втором входе уровня "0", поступающего с четвертого выхода регистра 13 сдвига, не приводит к5 изменению состояния его выхода, Одновременно уровень "1" с третьего выхода регистра 13 сдвига поступает на вход второго инвертора 18 и приводит к появлению на его выходе уров- О ня "0", который, поступая на сбрасывающий вход триггера 11, приводит к появлению на его инверсном выходе уровня "1", Сигнал с инверсного выхода триггера 11, поступая на вход 15 первого инвертора 12, приводит к появлению на выходе первого инвертора 12 уровня "0", который поступает на информационный вход регистра 13 сдвига, Во время присутствия уровня "0" на сбрасывающем входе триггера 11 на его инверсном выходе будет присутствовать уровень "1" независимо от того, какой уровень присутствует на установочном входе триггера 11, 25 Этим и обеспечивается защита от приема преждевременных (до окончания присутствия уровня "0" на сбрасывающем входе триггера 11) обращений и обеспечивается формирование на выхо дах регистра 13 сдвига импульсов, длительность которых равна длительности трех импульсов, поступающих на вход синхронизации устройства.Поступающий на вход синхрониза 35 ции устройства четвертый импульс приводит к появлению уровня "1" на четвертом выходе регистра 13 и уровня "0" на его первом выходе, так как на его инФормационном входе присутству ет уровень 0", и сохраняет уровни "1" на его втором и третьем выходах. С первого выхода регистра 13 сдвига уровень "0" поступает на первый вход второго элемента И 16, и при условии 45 наличия уровня "1" на его втором входе, что соответствует разрешению имитации ошибки, приводит к появлению уровня "0" на его выходе, что соответствует окончанию счетного импульса, поступающего на распределитель 4 импульсов. С четвертого выхода регистра 13. сдвига уровень "1" поступает на второй вход первого элемента И 15 и ввиду наличия на его первом входе уровня "1" приводит к появлению на его выходе уровня "1", который через третий выход блока 1 О управления поступает на вход разрешения 55 Бсчитывания накопителя 2 и разрешает выдачу выбранной инф рмации на выходы накопителя 2, откуда она поступает на первые входы сумматоров 3 по модулю два, на вторых входах присутствуют уровни "0" (для случая отсутствия разрешения имитации ошибки) или на одном из вторых входов которых присутствует уровень "1" (для случая разрешения имитации ошибки), В первом случае на выходах сумматоров 3 по модулю два появляется информация, не содержащая принудительно введенной ошибки, а во втором случае - и принудительно введенной ошибки в одной из соответствующих разрядов, в зависимости от того, на каком из сумматоров 3 по модулю два присутствует уровень , поступающий с одного из выходов распределителя 4 импульсов, Информация с выходов сумматоров 3 по модулю два поступает на информационные входы регистра 5 информации.Поступающий на вход синхронизации устройства пятый импульс приводит к появлению уровня "1" на пятом выходе регистра 13 сдвига, приводит к появлению уровня "0" на его втором выходе и сохраняет уровни "1" на его третьем и четвертом выходах, С пятого выхода регистра 13 сдвига уровень "1" через шестой выход блока 10 управления отступает на вход записи регистра 5 информации и производит своим фронтом запись в него информации, поступившей на его информационные входы, Информация с первой и второй групп выходов регистра 5 информации поступает на входы формирователя 7 кода ошибок где она анализируется на предмет наличия ошибок и где формируется, в случае наличия ошибок, код ошибок, который поступает на вто-рые входы элементов И 8. Рабочая информация с первой группы выходов регистра 5 информации поступает также на первую группу входов блока 6 коррекции.Поступающий на вход синхронизации устройства шестой импульс приводит к появлению уровня "1" на шестом выходе регистра 13 сдвига и уровня иО" на его третьем выходе и сохраняет уровни 1" на его четвертом и пятом выходах, С третьего выхода регистра 13 сдвига уровень "0" поступает на второй вход элемента ИЛИ 14 и при 1495855водит к появлению на его выходе уровня 0, так как на его первом входе уже присутствует уровень "О". Появление на выходе элемента ИЛИ 14 уровне юю5 ня 0 соответствует окончанию выборки информации с накопителя 2. С третьего выхода регистра 13 сдвига уровень "0" одновременно поступает на первый вход первого элемента И 15 и приводит к появлению на его выходе уровня "О", что соответствует окончанию выдачи на выход информации с накопителя 2. С третьего выхода регистра 13 сдвига уровень "0" одновременно поступает на вход второго инвертора 18 и приводит к появлению а его выходе уровня "1", который, оступая на сбрасывающий вход триггера 11, разрешает переключение 20 триггера 11 при поступлении на его установочный вход уровня "0", который может поступать во время шестого импульса при совмещенном режиме работы или после окончания полного 25икла работы устройства при обычном режиме работы. Наличие свободногоестого выхода регистра 13 сдвига необходимо для увеличения времениобработки информации формирователем 7 кода ошибок.Поступающий на вход синхронизации устройства седьмой импульс приводит к появлению уровня "1" на седьмом выходе регистра 3 сдвига и уровня 0 на его четвертом выходе 1 135 и сохраняет уровни "1" на его пятом и шестом выходах. С седьмого выхода регистра 13 сдвига уровень "1" поступает на первый вход третьего эле мента И 17 и в случае наличия на его втором входе уровня "1", поступающего через третий вход блока 10 управления с входа режима работы устройства, что соответствует разрешению 45 коррекции ошибок, приводит к появлению на выходе третьего элемента И 17 уровня "1", который через седьмой выход блока 10 управления посту- пает на первые входы элементов И 850 и разрешает прохождение кода ошибки на вторую группу входов блока 6 коррекции, который производит, при необходимости, коррекцию информации, поступившей на первую группу его входов,Поступающий на вход синхронизации устройства восьмой импульс приводит к появлению уровня "1" на восьмомПоступающий на стройства двенад одит к появлению ятом выходе региацииривход синхронизатый импульс пуровня "0" на дтра 13 сдвига,о выходе регистра 13 сдвига и уровня0" на его пятом выходе и сохраняетуровни "1" на его шестом и седьмомвыходах, Наличие свободного восьмоговыхода регистра 13 сдвига необходимодля увеличения времени коррекцииошибок блоком 6 коррекции,Поступающий на вход синхронизацииустройства девятый импульс приводитк появлению уровня "1" на девятомвыходе регистра 13 сдвига и уровня"0" на его шестом выходе и сохраняет уровни "1" на его седьмом и восьмом выходах, С девятого выхода регистра 13 сдвига уровень "1" поступаетчерез восьмой выход блока 10 управ-ления на вход записи регистра 9 данных и производит запись своим фронтоминформации поступившей на его информационные входы. Записанная в регистр9 данных информация через информационные выходы устройства поступаетна входы других устройств вычислительной машины для ее последующей записи.Поступающий на вход синхронизацииустройства десятый импульс приводитк появлению уровня "0" на седьмомвыходе регистра 13 сдвига и сохраняетуровни "1" на его восьмом и девятомвыходах, С седьмого выхода регистра13 сдвига уровень "0", поступая напервый вход третьего элемента И 17,приводит к появлению на его выходеуровня "0", который, поступая на вторые входы элементов И 8, запрещаетдальнейшее поступление кода ошибкина вторую группу входов блока 6 коррекции.Поступающий на вход синхронизации устройства одиннадцатый импульсприводит к появлению уровня "0" навосьмом выходе регистра 13 сдвигаи сохраняет уровень "1" на его девятом выходе. Это необходимо для увеличения времени записи информациидругими устройствами вычислительноймашины, Увеличение данного времениповышает достоверность записи информации путем исключения ошибок,вызванных переходными процессами припередаче ее от одного устройства кдругому.соответствует окончанию полного цикла работы устройства.При поступлении очередного сиг нала обращения устройство работает5 аналогичным образом. В случае отсутствия обращений к устройству и поступления на вход синхронизации устройства последующих импульсов блок 10 управления сохраняет исходное состояние, при котором обеспечивается возможность приема сигналов обращения к устройству.В совмещенном режиме предлагаемое ЗУ с коррекцией ошибок при поступлении первого сигнала обращения к устройству в течение времени поступления первых шести синхронизирующих импульсов работает аналогично обычному режиму работы. Во время шестого импуль са благодаря общей синхронизации процессора и устройства поступают новые код адреса и сигнал обращения, который обеспечивает переключение триггера 11, запись кода адреса в регистр 25 1 адреса и подачу в течение последующих трех синхронизирующих импульсов уровня "1" на информационный вход регистра 13 сдвига, После этого поступивший седьмой импульс приводит к появлению уровня "1" на седьмом и одновременно на первом выходах регистра 13 сдвига, приводит к появлению уровня "0" на его четвертом выходе и сохраняет уровни "1" на его пятом и шестом выходах. Появление уровня "1" на первом выходе регистра 13 сдвига соответствует выдаче блоком 10 управления нового второго импульса на вход выборки накопителя 2, в 40 то же самое время появление уровня "1" на седьмом выходе регистра 13 сдвига обеспечивает прохождение, в случае наличия разрешения коррекции ошибки, кода ошибок на вторую грУп пу входов блока 8 коррекции.Поступающий восьмой импульс приводит к появлению уровня "Г на восьмом и на втором выходах регистра 13 сдвига и уровня "0" на его пятом выходе и сохраняет уровни "1" на его первом, шестом и седьмом выходах. Это соответствует продолжению процесса выборки новой информации в накопителе 2 и одновременно обеспечивает коррекцию при необходимос -55 ти информации блоком 8 коррекции.Поступающий девятый импульс приводит к появлению уровня "1" на третьем и девятом выходах регистра 13 сдвига и уровня "О" на его шестом выходе и сохраилет уровни "1" на его первом, втором, седьмом и восьмом выходах, Это соответствует продолжению процесса выборки информации в накопителе 2, обеспечивает формирование уровня "0" на информационном входе регистра 3 сдвига и одновременно обеспечивает запись ранее выбранной информации в регистр 9 данных.Поступающий десятый импульс приводит к появлению уровня "1" на четвер - том выходе регистра 13 сдвига и уровня "0" на его первом и седьмом выходах и сохраняет уровни "1" на его втором, третьем, восьмом и девятом выходах. Это обеспечивает формирование сигнала разрешения считывания информации с накопителя 2 и одновременно обеспечивает передачу ранее считанной информации к другим устройствам вычислительной машины.Поступающий одиннадцатый импульс приводит к появлению уровня "1" на пятом выходе регистра 13 сдвига и уровня "0" на его втором и восьмом выходах и сохраняет уровни "1" на его третьем, четвертом и девятом выходах. Это обеспечивает запись считанной с накопителя 2 информации в регистр 5 информации и одновременно обеспечивает продолжение процесса передачи ранее считанной информации к другим устройствам для ее записи.Поступающий двенадцатый импульс приводит к появлению уровня "1" на шестом выходе регистра 13 сдвига и уровня "0" на третьем и девятом выходах и сохраняет уровни "1" на его четвертом и пятом выходах. Это дает возможность приема нового сигнала обращения, т.е, блок 10 управления находится в том состоянии, в котором он был после поступления шестого импульсаПри поступлении нового кода адреса и нового сигнала обращения блок 10 управления повторяет свою работу аналогично, начиная с седьмого по двенадцатый импульс, при этом код адреса может быть произвольным.Формула изобретения1, Запоминающее устройство с коррекцией ошибок, содержащее регистр1 О 15 20 адреса, информационные входы которого являются адресными входами устройства, накопитель, адресные входыкоторого подключены к выходам регистра адреса, формирователь кода ошибок, распределитель импульсов, группу сумматоров по модулю два, группуэлементов И, блок коррекции, регистрданных, выходы которого являются информационными выходами устройства,блок управления, первый, второй,третий входы обращения, первый и второй входы задания режима которого являются одноименными входами устройства, первый выход блока управленияподключен к входу записи регистра адреса, первые и вторые входы сумматоров по модулю два подключены соответственно к выходам накопителяи выходам распределителя импульсов,выходы формирователя кода ошибокподключены к вторым входам элементовИ, выходы которых подключены к вторым входам блока коррекции, информационные входы регистра данных подключены к выходам блока коррекции,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействияустройства, в него введен регистринформации, информационные входы которого подключены к выходам сумматоров по модулю два, первые выходы регистра информации подключены к первымвходам блока коррекции и первым входам формирователя кода ошибок вторые входы которого подключены квторым выходам регистра информации,выходы с второго по восьмой блокауправления подключены соответственнок входам выборки и разрешения считывания накопителя, входу сбросаи счетному входу распределителя импульСов, входу записи регистра информации, соединенным между собойпервым входам элементов И и входу за- г писк регистра данных, вход синхронизации блока управления является одноименным входом устройства,52. Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок управления содержит триггер, первый ивторой инверторы, первый, второй итретий элементы И, элемент ИЛИ,регистр сдвига, информационный вход которого подключен к выходу первогоинвертора и первому выходу блока управления, вход первого инвертора подключен к инверсному выхЬду триггера, установочный вход и вход сбросакоторого подключены соответственнок входу обращения блока управленияи выходу второго инвертора, тактовыйвход регистра сдвига подключен к входу синхронизации блока управления,первый выход регистра сдвига подключен к первым входам второго элементаИ и элемента ИЛИ, выход которого 25 является вторым выходом блока управления, второй вход элемента ИЛИ подключен к третьему выходу регистрасдвига, входу второго инвертора ипервому входу первого элемента И,выход которого является третьим выходом блока управления, второй входпервого элемента И подключен к.четвертому выходу регистра сдвига, второй вход второго элемента И подключенк второму входу задания режима и 35четвертому выходу блока управления,выход второго элемента И являетсяпятым выходом блока управления, пятый и девятый выходы регистра сдви га являются соответственно шестыми восьмым выходами блока управления,первый и второй входы третьего элемента И соединены соответственно сседьмым выходом регистра сдвига ипервым входом задания режима блокауправления.495855 Составитель А.ЕреммевА.Козориз Техред Л,Олийнык Корректор О,Кравцова а 558 одписно ьский комбинат "Патент", г. Ужгород, ул. Гагарина, 10 изводственно-изд аказ 4274/49 Тир ЩИИПИ Государственного к13035, Мо митета по изобретениям и открытиям при ГКНТ СССР ва, Ж, Раушская наб., д. 4/5