Устройство для контроля программно-логических матриц

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИК 26 ОО(50 4 ОПИСАНИЕ ИЗОБРЕТЕ 54) УСТРОЙСТВМНО-ЛОГИЧЕСКИХ ДЛЯ КОНТРОЛЯ ПРОГРАМ ТРИЦ ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССРВ 561965, кл, С 06 Р 11/22, 1977.Авторское свидетельство СССРВ 1160414, кл. С 06 Г 11/00, 1985.(57) Изобретение относится к автоматике и вычислительной технике и може быть использовано для автоматической проверки Функционирования программируемых логических матриц. Цель - уве личение быстродействия, для достижения которой устройство содержит блок сравнения 6, блок индикации 5, три счетчика 9,25,27, регистры 2,3, эле1469504 менты ИЛИ 18,20, коммутатор 11, блокпамяти 1, триггер сбоя 7, элементыИ 14,16,29, 23,24,28, триггеры 26,17,15, генератор 21 и формирователь импульсов 22, шифратор 13, блок элементов ИСКЛЙЧАЯЩЕЕ ИЛИ.В каждом цикле Изобретение относится к автоматике и вычислительной технике и может быть использовано для автоматичес - кой проверки функционирования программируемых логических матриц (ПЛМ),Цель .изобретения - повышение быстродействия.На фиг.1 приведена структурная схема устройства; на фиг.2 - времен ная диаграмма работы устройства.Устройство содержит блок 1 памяти. регистры 2 и 3, блок элементов ИСКЛ 10- ЧА 10 ЩЕЕ ИЛИ 4, блок 5 индикации, блок 6 сравнения, триггер 7 сбоя, элемент 15 ИЛИ 8, счетчик 9, выход 1 О устройства для подключения к входам ПЛМ, коммутатор 11, вход 12 устройства для подключения к выходам ПЛМ, шифратор 13, элемент И 14, триггер 15, 20 группу элементов И .16, группу триггеров.17, элемент ИЛИ 18, генератор 19 тактовых импульсов, элемент ИЛИ 20, генератора импульсов, состоящий из генератора 2.1 и формирователя 22 импульсов, элемента И 23 и 24, счетчик 25, триггер 26 управления, счетчик 27, элементы И 28 и 29Устройство работает следующим об 30 разом.В блок 1 памяти заносится прог - рамма формирования функций ПЛМ, а.в регистр 3 - некоторая константа, характеризующая состояние ее выходов (О - прямые, 1 - инверсные). Прог рамма составляется с учетом прожига связей,не участвующих в формировании заданных функций ПЛМ, и содержит 0=0(п+2 к) однобитных слов Я - число элементов И матрицы; 1 - число вхо дов матрицы; и - число выходов матрицы). Отсутствию связей (прожиг) элемента матрицы в программе соответствует "0", а наличию связей - "1". контроля на входы контролируемойматрицы подаются тесты со счетчика 9.Каждый цикл состоит из несколькихэтапов, в каждом из которых определяется требуемое значение выходов контролируемой матрицы, 2 ил., 1 табл. Все триггеры и счетчики устройстваустанавливаются в нулевое состояние,Работа устройства синхронизируется с помощью формирователя 22 импульсов, который вырабатывает две сериисдвинутых во времени импульсов (ТИ 1и ТИ 2) и счетчика 27. На управляющиевходы коммутатора 11 и на входы двухмладших разрядов адреса блока 1 памяти подаются значения адреса с выходов второго и третьего разрядов счетчика 27. Адрес функций И (РЧ) задается счетчиком 25 (Ч = 0,10"1)В каждом 1-м (1=1,22 )цикле контроля на выходы 10 устройства (на входы контролируемой ПЛМ)и на инФормационные входы коммутатора 11 подается тестовый 1-разрядный код с выходов счетчика 9. Каждыйцикл состоит из О этапов,. в каждомиз которых определяется требуемоезначение функции Р 1 и соответствующие ей значения выходов ПЛМ (в соответствии с программой и контрольным кодом).По импульсу ТИ 1 в регистр 2 заносится из блока 1 восьмиразрядное слово, соответствующее прямым и инверсным значениям входных величин ПЛМ(А, А 1. А +з) в программе, котоЭрое сравнивается в шифраторе 13 созначениями четырех младших разрядовконтрольного кода (КК,з)Примеры формировайия значений выходов шифратора 13 в зависимости отпрограммного слова для контрольногокода К,+К ,з = 0101 приведеныв таблице,Если в программе записано, чтоданное значение входного сигналаК), то шифратор выдает на первомвыходе "1" и триггер 15 перебрасывается в единичное состояние импульсом ТИ 2 (Р = 0),запирает вход эле- мента И 29 и остается в этом состоянии до конца о-го этапа контроля.После подачи.и анализа четвертого программного слова (А ,А,) счетчик 27 (десятичный счетчик) переходит в состояние 1000, При этом из блока 1 памяти в регистр 2 записывается программное слово состояния выходов ПЛМ при данной функции Рс(старший разряд адреса равен 1). 15 Если Р = 1, то триггер 17 выходной функции, в которую входит (согласно программе) значение Рц, перебрасывается (импульсом с выхода элемента И 28) в единичное состояние и на - 20 ходится в этом состоянии до оконча-ния цикла Импульс с выхода элемента И 24 (ТИ 2) перебрасывает в нулевое состояние триггер 15, а счетчик 25 адреса поступает импульс приращения. 25 На этом заканчивается ц-й этап работы и начинается (Ч+1)-й.По окончании О-го этапа (единица в старшем разряде счетчика 25) или при наличии "1" на втором выходе 30 шифратора 13 (число используемых функций Р меньше О) триггер 26 управления перебрасывается импульсом ТИ 1 в единичное состояние, устройство переходит в режим сравнения полученного эталонного кода состояния выходов ПЛМ (с выходов триггеров 17) с реальным кодом контролируемой ПЛМ, который подается на входы 12 устройства, При наличии инверсных выходов 40 ПЛМ эталонный код инвертируется блоком 4.Если коды ПЛМ и устройства контроля совпадают, то триггеры 15 и 17 обнуляются, в счетчик 9 добавляется единица, и начинается (д+1)-й цикл контроля. При несовпадении кодов триггер 7 сбоя перебрасывается в единичное состояние (по переднему фронту импульса триггера 26 управления).Формирователь 22 импульсов запирается потенциалом триггера 7 сбоя, режим контроля останавливается в 1-м цикле.Блок 5 индикации показывает значение 1-го контрольного кода, при котором происходит сбой, а также значения выходов контролируемой ПЛМ и эталонного кода. По окончании (2)"го цикла контроля устройство выдает сигнал окончания контроля.Формула изобретенияУстройство для контроля программно-логических матриц, содержащее блок сравнения, блок индикации, два 1счетчика, два регистра, первый элемент ИЛИ, коммутатор, блок памяти, триггер сбоя, пять элементов И, два триггера, генератор тактовых импульсов, причем первый выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен со счетным входом первого счетчика, выход переноса которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с прямым выходом триггера сбоя, выход первого элемента ИЛИ подключен к входу блокировки генератора тактовых импульсов, второй выход которого подключен к тактовому входу первого регистра, группа разрядных выходов первого счетчика является группой выходов устройства для подключения к группе входов контролируемой программируемой логической матрицы и соединена с группой информационных входов коммутатора и первой группой информационных входов блока индикации, вторая группа информационных входов которого является группой входов устройства для подключения к группе выходов контролируемой ПЛМ и соединена с первой группой входов блока сравнения, выход "Равно" которого соединен с входом установки триггера сбоя, разрядные выходы второго счетчика соединены с входами адреса блока памяти, выходы третьего и четвертого элементов И подключены к входам установки первого и второго триггеров соответственно, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены шифратор, блок элементов ИСКЛИЧАР 1 ЕЕ ИЛИ, элементы И сшестого по тринадцатый включительно, триггеры с третьего по д вятый включительно, а также третий счетчик, второй и третий элементы ИЛИ и триггер управления, синхровход которого соединен с третьим выходом генератора тактовых импульсов, информацйон1469504 Старшийразрядадреса Выходы рограммное слово А, А; А,А,А 3 А; А 3+ А 1 О 1 О О О О О О 1 1 О О 1 1 О Х Х 1 1 1 Х Х 1 Х ный вход триггера управления подключен к выходу второго элемента ИЛИ, а прямой выход триггера управления соединен с вторым входом первого эле 5 мента И, с входами сброса второго и третьего счетчиков и синхровходом триггера сбоя, выход переполнения второго счетчика соединен с вторым . входом второго элемента ИЛИ, первый 10 вход которого подключен к первому выходу шифратора, второй выход которого соединен с первым входом третьего элемента И, второй вход которого подключен к третьему выходу генерато ра тактовых импульсов, первый разрядный выход третьего счетчика соединен с первым входом четвертого элемента И, второй вход которого соединен с вторым разрядным выходом треть О его счетчика и первым входом пятого элемента И, третий и четвертый разрядные выходы которого соединены с первым и вторым адресными входами блока памяти и первым и вторым управляю щими входами коммутатора, группа выходов которого соединена с первой группой информационных входов шифратора, вторая группа информационных входов которого соединена с группой З 0 выходов первого регистра и вторыми входами второго и с шестого по двенадцатый элементов И включительно, первые входы которых подключены к выходу тринадцатого элемента И, первый вход которого соединен с инверсным ,выходом первого триггера, а второй вход тринадцатого элемента И соединен с выходом четвертого элемента И, выходы элементов И с шестого по двенадцатый включительно соединены с соответствующими входами установки триггеров с третьего по девятый включительно, входы сброса триггеровгс второго по девятый включительно соединены с выходом первого элемента И, а группа прямых выходов триггеров с второго по девятый включительно соединена с первой группой входов блока элементов ИСКЛ 10 ЧАЯЩЕЕ ИЛИ, вторая группа входов которого соединена с группой выходов второго регистра, группа выходов которого подключена к третьей группе информационных входов блока индикации и второй группе входов блока сравнения, выход пятого элемента И соединен с первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, выход третьего элемента ИЛИ соединен с входом сброса первого триггера, стробирующий вход шифратора соединен с входом старшего разряда адреса блока памяти и пятым разрядным выходом третьего счетчика, выходы блока памяти подключены к информационным входам первого регистра, счетный вход второго счетчика соединен с выходом переполнения третьего счетчика, счетный вход которого соединен с первым выходом генератора тактовых импуль-, сов.1469504ТИОТИ 1ТИ 2СТЗСОСТЗС 11СТЯГАСоставитель А.СиротскаРедактор Л.Пчолинская Техред Л.СердюковаКорректор М.ПожоЗаказ 1360/54 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5изводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101