Резервированное оперативное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 19) (111 5 А 1 С 29/00 ОПИСАНИЕ ИЗОБРЕТН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ И ВНОЕ(56)рис,2АвУ 113- повы- Поставчто уст пятый рское свидетельство 38, кл, С 11 С 29/О 982. ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГНН 1 СССР 306562/24-24109.877,04,89, Вюл. У 13(54) РЕЗЕРВИРОВАННОЕ ОПЕРА ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится ,вой вычислительной технике быть использовано в высоко средствах. Цель иэобретени шение надежности устройств ленная цель достигается те ройство содержит четвертый1471225 регистры 21, 20, второй, третий и четвертый коммутаторы 16-18, второй мажоритарный элемент 24, элемент ИЛИ-НЕ 7, инверторы 32, 33, элементы 34-36 задержки, первые и вторые элементы И 30, 31 с соответствующи.ми связями. Мажоритарный элемент 24 позволяет осуществлять дополнительИзобретение относится к цифровойвычислительной технике и может бытьиспользовано в высоконадежных вычислительных средствах.Цель изобретения - повышение надежности устройства.На Фиг. 1 приведена структурнаясхема устройства; на фиг.2 - Функциональная схема блока управления; нафиг.З - временная диаграмма работыустройства в режиме исправления одиночных ошибок; на Фиг.4 - временнаядиаграмма работы устройства в мажоритарном режиме. 15Устройство содержит первый ре".гистр 1, адресные входы 2 устройства, блок 3 управления режимом, вторые выходы 4 первого регистра 1, второй регистр 5, информационные входы6 устройства, элемент ИЛИ-НЕ. 7,выход 8 элемента ИШ-НЕ 7, блок 9кодирования, накопители 10-12 данных, накопители 13 корректирующихкодов, выходы 14 выбора накопителяблока 3 управления режимом, пятыйи четвертый регистры 20 и 21, третьи входы 22 четвертого регистра 21,мажоритарные элементы 23 и 24, третий регистр 25, блок 26 сравнения,дешифратор 27, блок 28 коррекции, выходы 29 устройства, первые и вторые элементы И 30 и 31, инверторы32 и 33, элементы 34-36 задержки,вход 37 выборки устройства.35 Коммутаторы 15 и 17 состоят из элементов И 38-43, инверторов 44-46. Блок 3 управления режимом состоит из элементов И 47-62, инверторов 63-75,40 Устройство работает следующим образом, ную проверку информации, хранящейся в накопителях 10-12, На входыэлемента 24 поразрядно поступаетинформация с выходов накопителей10-12, В случае ошибки в одном изнакопителей 10-12 элемент 24 выдаетна выходе информацию, поступившуюс накопителей 10-12. 4 нл. Адрес поступает на вход 2 регистра 1, информация поступает на вход 6 регистра 5, а выдается на выходе 29. Режим записи или считывания задается подачей на первый вход 37 блока 3 соответственно единичного или нулевого уровня. Управление режимом резервчрования осуществляется выработкой элементом ИЛИ-НЕ 7 сигнала нулевого или единичного уровня из кода двух старших разрядов . адреса, который поступает с вторых выходов регистра 1 и по выходу 8 передается на второй вход блока 3. При наличии на этом входе сигнала нулевого уровня устройство работает в режиме исправления одиночных ошибок, при наличии сигнала единичного уровня устройство работает в режиме мажоритарного резервирования. Кроме того, код двух старших разрядов адреса поступает также на входы группы блока 3, причем он означает номер накопителя, к которому происходит обращение по записи или считывании. В режиме мажоритарной обработки этот код равен "00", обращение происходит ко всем четырем накопителям 10-13. В режиме исправления одиночных ошибок (фиг.З) для кодирования информации используется код Хемминга с кодовым расстоянием 4. Режим записи информации рассмотрим на примере обращения к первому накопителю 10.: Младшие разряды кода адреса поступают с первых выходов регистра 1 на адресные входы накопителей 10 и 13, переведенные в режим записи управляющим сигналом записи с одного из выходов блока 3 по разрядам выхода14, выбирая соответствующие ячейки ,памяти (сигналы записи или считывания на накопители 10-13 в блоке 3 формируются с учетом кода двух старших разрядов адреса, в данном примере "01", и сигналами управления режимом работы и записи-считывания устройства).Кром того, сформированный в блоке 3 сигнал записи с других выходов блока 3 по разрядам входов 22 поступает на вход первого элемента 34 задержки. Сигнал единичного уровня (записи), кроме поступления на вход 37 блока 3, поступает на управляющие входы трех групп разрядов регистра 20, открывая их информационные входы. На данные входы поступает контрольная информация (представляющая собой корректирующие коды Хемминга для данных, записанных по поступившему адресу для каждого из трех накопителей 10-12), считываемая с выхода накопителя 13 через вторые элементы И 31, включенные в работу сигналом единичного уровня с входа 37 управления записью-считыванием. Таким образом, во все три группы разрядов регистра 20 записывается контрольная информация, причем в первую группу разрядов записывается корректирующий код Хемминга для первого 10, во вторую группу - код Хемминга для второго 11 и в третью группу - код Хемминга для третьего 12 накопителей. После этой записи на управляющий вход первой группы разрядов регистра 20 поступает по разрядам входов 22 сигнал записи с выхода первого элемента 34 задержки, открывая его информационный вход.Блок 3 Формирует управляющий сигнал, который по выходу 19 открывает вход четвертого коммутатора 18 и выход второго коммутатора 16. Одновременно данные с регистра 5 поступают на информационный вход первого накопителя 10 и на вход четвертого коммутатора 18, с выхода. которого они поступают на блок 9 кодирования, в котором формируется корректирующий код Хемминга. Сформированный контрольный код поступает через выход второго коюутатора 16 на вход первой группы разрядов регистра 20, в которой данный код записыватеся вместо корректирующего кода Хемминга, содержащегося в первой группе разрядов, Полученная контрольная информация с выхода регистра20 (с выходов его всех трех групп Бразрядов) поступает на информационныйвход накопителя 13 и записываетсяв него.Таким образом, по выбранному адресу в первый накопитель 10 записываются поступившие данные, а инакопитель 13 записывается контрольная информация.В режиме считывания для первого,накопителя 10 устройство работаетследующим образом.На вход 37 блока 3 поступает нулевой уровень. Этот уровень прекращает работу элемента И 31 и,инвертируясь на инверторах 32 и33 уже в виде единичного уровня, включает в работу элементы И.ЗО,а также поступает на управляющиевходы трех групп разрядов регистра21, открывая их информационные входы,Младшие разряды кода адреса поступают на адресные входы накопителей10 и 13, переведенные в режим считывания управляющим сигналом считывания с одного из выходов блока 3 поразрядам выхода 14, выби;.ая соответ.ствующие ячейки памяти. .роме того,данный сигнал считывания поступаетпо разрядам входов 22 на вход первого элемента 34 зацержки. Одновременно блок 3 формирует управляющий сигнал, который открывает по выходу 19вход четвертого коммутатора 18 ивыход второго коммутатора 16, Сформированный на выходе элемента ИЗИ-НЕ 40сигнал управления режимом работыустройства поступает (кроме поступления его на вход блока 3) на первый15 и третий 1 коммутаторы, где, инвертируясь на первом 44, втором 45и третьем 46 инверторах, включает вработу первый 38, третий 40 и пятый42 элементы И.По сигналу считывания с выходанакопителя 10 данные считываются напервый коммутатор 15, где через элементы И 38 поступают на регистр 25,с выхода которого данные поступаютна входы блока 28 и на вход четвертого коммутатора 18, с выхода которого данные поступают на блок 9 ко дирования, где формируется по нямкод Хемминга. Одновременно по сигналу считывания с выхода накопителя13 контрольная информация чевез эле147 мент И 30 поступает на регистр 21 н записывается в нем во все его три группы разрядов. На вход первой группы разрядов регистра 21 поступает по разрядам входов 22 сигнал с выхода первого элемента 34 задержки. По данному сигналу происходит считывание контрольной информации (представляюшей собой корректирующий код Хемминга для первого накопителя 10) с выхода первой группы разрядов реги- стра 21 на вход третьего коммутатора 17, где через элемент И 38 поступает на вход второго элемента 35 задержки. С выхода блока 9 кодирования ннов сформированный корректирующий код Хемминга поступает на вход второго коммутатора 16, с выхода которого он передается на вход блока 26 сравнения. Одновременно на вход блока 26 сравнения поступает корректирующий код Хемминга, сформированный .при записи данных, с выхода второго элемента 35 задержки. В блоке 26 сравнения происходит сравнение двух коррек" тирующих кодов Хемминга, вновь сформированного кода и кода, сформированного в режиме записи, Если коды оказались разными то формируется сигнал несравненна, который через дешифратор 27 поступает на вход блока 28 и указывает местоположение (разряд) ошибки в считываемых дан- . ных. После исправления найденной ошибки в данных, т,е, инвертирование соответствующего разряда, данные поступают на выход 29. В том, случае, если сравниваемые коды одинаковы, т.е. ошибка не обнаружена, данные выдаются с выхода 29 блока 28.В режиме мажоритарного резервирования (фиг.4) устройство работает следующим образом.При записи на второй вход блока 3 поступает сигнал управления режимом работы устройства единичного уровня (код двух старших разрядов адреса "00"), Единичный уровень поступает на вход 7 блока 3, на управляющие входы трех групп разрядов регистра 20, открывая их информационные входы, и на элементы И 31, включая их в работу. Элементы И 30 прекращают работу. Блок 3 вырабатывает .сигналы записи и по разрядам выхода 14 переводит в режим записи накопители 10-13. Кроме того, данные сигналы записи по разрядам входов 22 поступают на вход первого элемента 34 задержки. Блок 3 также формирует уп 5равляющий сигнал, который по выходу 19 открывает вход четвертогокоммутатора 18 и выход второго коммутатора 16. Младшие разряды адресапоступают на адресные входы всехчетырех накопителей 10-13, по которому выбираются соответствующиеячейки памяти. По поступившему адресу с выхода накопителя 13 считывается контрольная информация, котораяь через элементы И 31 записывается врегистр 20. С выходов первого элемента 34 задержки по разрядам входов 22 поступают сигналы записи навсе управляющие входы трех группразрядов регистра 20 открывая ихинформационные входы, Одновременнопринятые на регистр 5 данные .поступают на информационные входы накопи 2 б телей 10-12 и через вход четвертогокоммутатора 18 в блок 9 кодирования,в котором формируется контрольныйкод, который через выход второгокоммутатора 16 записывается в тригруппы разрядов регистра 20, причемв каждую группу разрядов будет записан одинаковый контрольный код. Контрольная информация с выхода регистра 20 поступает на информационныйвход накопителя 13.. Таким образом, поступившие данныезаписаны в каждый накопитель 10-12,а контрольный код,сформированный поним, записывается (одинаковый дляЩтрех накопителей 10-12) в накопитель 13,В режиме считывания на вход 37блока 3 поступает нулевой уровень.Кроме того, данный сигнал, инверти 45руясь на инверторах 32 и 33 уже вединичном уровне, включает в, работуэлементы И 30 (прекращая работу элементсв И 31), а также поступает науправляющие входы трех групп разрядов регистра 21, открывая их инО формационные входы. В первом 15 итретьем 17 коммутаторах единичным(сигналом) уровнем сигнала режимаработы устройства включаются в работу второй 39, четвертый 41 и шестой55 43 элементы И. Элементы И 38, 40 и42 соответственно закрыты. Блок 3на одних выходах формирует сигналуправления, который по выходу 19от1471225 10 20 30 крывает вход четвертого коммутатора 18 и выход второго коммутатора 16. На других выходах блок 3 формирует сигналы считывания, которые по разрядам входов 22 поступают .на вход первого элемента 34 задержки, а также по разрядам выхода 14 переводят в режим считывания все четыре накопителя 10-13. Данные и контрольная информация считываются с их выходов по поступившему с регистра коду младших разрядов адреса.Данные считываются с трех нако" пителей 10-12 и поступают через второй 39, четвертый 41 и шестой 43 элементы И первого коммутатора 15 на входы первого мажоритарного элемента 23, в котором происходит поразрядная мажоритарная обработка. С выхода первого мажоритарного элемента 23 данные поступают через регистр 25 на входы блока 28, а также для повторного Формирования кон трольного кода через входы четвертого коммутатора 18 на блок 9 кодирования.Одновременно контрольная информация считывается с выхода накопителя 13 и через элементы И 30 записывается в три группы разрядоврегистра 21, По сигналам считывания с выхода первого элемента 34 задержки по разрядам входов 22 контрольная информация с выходов трех групп разрядов регистра 21 через второй 39, четвертый 41 и шестой 43 . элементы И поступает на входы второго мажоритарного элемента 24, в котором осуществляется поразрядная мажоритарная обработка. С выхода второ 40 го мажоритарного элемента 24 контрольный код поступает на вход третьего элемента 36 задержки, Вновь сформированный контрольный код с выхода блока 9 кодирования через выход второго коммутатора 16 поступает на вход блока 26 сравнения, в котором происходит сравнение этого кода с контрольным кодом, одновременно поступившим с выхода третьего 50 элемента 36 задержки, т.е. контрольным кодом, сформированным при записи. Если контрольные коды равны, то данные выдаются с выхода 29 блока 28 без изменений. Если контрольные 55 коды не равны, то данные на выход 29 выдаются после исправления в соответствующем разряде ошибок. Таким образом, при работе в режиме исправления одиночных ошибок в одном цикле записи или считывания обращение происходит к одной ячейке памяти одного гз накопителей 10 - 12 и к одной ячейке памяти накопителя 13. При этом контрольный код формируется по данным, поступающим в накопитель, в который осуществляется запись. В режиме мажоритарного резервирования при записи и считывании обращение производится одновременно к трем ячейкам памяти, имеющим один и тот же код младших разрядов адреса. При этом эффективная емкость памяти в режиме мажоритарного резервирования в три раза меньше, чем в режиме исправления одиночных ошибокФормула изобретенияРезервированное оперативное заломинающее устройство, содержащее блок кодирования, накопители данных, накопитель корректирующих кодов, три регистра, блок управления режимом, первый коммутатор, первый мажоритарный элемент, блок коррекции, дешифратор, блок сравнения, ад:.ясные входы накопителей данных, накопители корректирующих кодов соединены с соответствующими выходами первой группы первого регистра, входы которого являются адресными входами устройства, информационные входы накопителей данных соединены с соответствующими выходами второго регистра, входы которого являются информационными входами устройства, входы выборки накопителей данных и накопителя корректирующих кодов соединены с соответствующими выходами блока управления режимом, первый информационный вход которого является входом выборки устройства, информационные входы группы блока управления режимом соединены с соответствующими выходами второй группы первого регистра, выходы накопителей данных соединены с соответствующими информационными входами первого коммутатора, выходы первой группы которого соединены с соответствующими входами первой группы третьего регистра, а выходы второй группы первого коммутатора - с соответствующими входами первого мажоритарного элемента, выходы которого соединены с соот10 15 20 25 30 ЗБ 40 держки,9 1471 ветствующими входами второй группы третьего регистра, выход которого соединен с информационным входом бло" ка коррекции, входы управления коррекцией которого соединены с соответствующими выходами дешифратора, входы которого соединены с соотвеФ-. ствующими выходами блока сравнения, выходы блока коррекции являются выходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения надежности, оно содержит четвертый.и пятый регистры, второй,третий и четвертый коммутаторы, второй мажоритарный элемент, элемент ИЛИНЕ, два инвертора, три элемента задержки, первые и вторые элементы И, пер" вые входы которых соединены с соответствующими выходами накопителя кор. ректирующих кодов, вторые входы соединены с выходом и входом первого инвертора соответственно, вход которого соединен с первым информационным входом блока управления режимом и с входом второго инвертора, выход которого соединен с входами первой группы четвертого регистра, вторые входы которого соединены с выходами первых элементов И, входы третьей группы четвертого регистра соединены с соответствующими выходами первого элемента задержки и с соответствующими входами первой группы пятого регистра, входы второй группы которого соединены с входом .йервого инвертора,. входы третьей группы - с выходами первой группы второго коммутатора, входы четвертой группыс соответствующими выходами вторых элементов И, выходы пятого регистра соединены с соответствующими информационными входами накопителя корректирующих кодов, вход управления коммутацией первого коммутатора соединен с входом управления коьзюутацией третьего коммутатора, с вторыминформационным входом блока управления режимом и с выходом элементаИЛИ"НЕ, входы которого соединены ссоответствующими выходами второйгруппы первого регистра, выходывторой группы первого коммутаторасоединены с соответствующими информационными входами первой группы четвертого коммутатора, информационные входы второй группы которогосоединены с соответствующими выходами второго регистра, а информационные входы третьей группы - ссоответствуюними выходами первогомажоритарного элемента, входы управления коммутацией четвертого коммутатора соединены с соответствующими входами управления коммутацией второго коммутатора и с выходами.выборки коммутатороз блока управления релтмом, выходы задания режима которого соединены с соответствующими входами первого элементазадержки, выходы четвертого коммутатора соединены с соответствующимивходами блока кодирования, выходыкоторого соединены с соответствующими информационными входами второго коммутатора, вторые выходы которого соединены с соответствующимивходами первой группы блока сравнения, входы второй и третьей группкоторого соединены с соответствующими выходами второго и третьегоэлементов задержки соответственно,входы второго элемента задержки соединены с соответствующими выходамипервой группы третьего коммутатора,выходы второй группы которого соединены с соответствующими входами второго мажоритарного элемента, выходы которого соединены с соответствующими входами третьего элемента за 14712251471225 М.Демчи Корр ий комбинат "Патент", г. Ужгород, ул. Гагарина, 10 оизводственно-изда Составитель С. Корол ктор А.Мотыль Техред Л.СердюковаЗаказ 1612/52 Тирак 558 . П НИИПИ Государственного комитета по иэобретениям и113035, Москва, Ж, Раушская наб писное крытиям при ГКНТ СС