Коневцова

Номер патента: 1483494

Опубликовано: 30.05.1989

Авторы: Вилесов, Коневцова

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...четности.В режиме считывания массива информации в каждом такте обращения число, соответствующее коду адреса, извлекается из накопителя 1, Информационные разряды при этом через выходной регистр 4 поступают на выход устройства. Одновременно бит че.ности считанного слова поступает на четвертый сумматор 11 по модулю два и код адреса и код считанного слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ группы 5 на второй сумматор 6 по модулю два, которые как и при записивырабатывают биты четности адреса исчитываемого слова, объединяемыетретьим сумматором 7 по модулю двав результирующий бит. При считыва 20 нии информации на вход 13 поступает 25 30 35 40 45 50 55 единичный сигнал. Результирующийбит через...