Патенты с меткой «потенцирования»

Номер патента: 304574

Опубликовано: 01.01.1971

Авторы: Белорусский, Немытов, Оранский, Рейхенберг

МПК: H03M 7/24

Метки: два, логарифмов, основанию, потенцирования

...3 и сдвигающего регистра 6.Приближенное значение двоичного числа (антнлогарифма) можно получить нз значения его логарифма в двоичной системе путем замены в последнем значении характеристики к на единицу с последующим сдвигом полученного числа влево на к разрядов.Точное значение мантиссы у антилогарифма (дробной части числа, находящегося в пределах 0(у(1) определяется выражением:у = ап 11;одх - 1 = - 1 -15 го 25 30рполпженное зцаСцпе мантиссь янтилогарифма (ф 1 г. 3) находится в результате аппроксимации зависпмости ( ) линейной за симостыо Вида 1/" х. Узлы аппроксимации (фиг. 4) располагаются в точках, в которых значения антилогарифма равшя целой степени основания логарифма. Как видно из фиг, 4, максимальная относительная погрешность...

Номер патента: 365703

Опубликовано: 01.01.1973

Авторы: Климов, Матвеенко

МПК: H03M 7/24

Метки: выполнения, операции, потенцирования

...кода представлены унитарнымп параллельнымп вьтходами. Причем в левой части маспггабного преобразователя записывается характер пк 1 пка числа с характеристическими выходамп -1, а в правой части - мантисса с мантисспыми выходами 5 При подаче на вход б сигнала Пуск триггер единицы 7 и триггер характеристики 8 опрокидываются, при этом на ключ характеристики,9 и элемент И 10 подается разрешающий потенциал, На другой вход элемента И 10 с генератора тактов 11 поступают тактовые импульсы, . С выхода элемента И 10 эти импульсы подаются на счетный вход первого триггера масштабного преобразователя и цепи сдвига 12. Все характеристические выходы 4 масштабного преобразователя 2 подключены к элементу И И. Происходит счет импульсов в...

Номер патента: 523408

Опубликовано: 30.07.1976

Авторы: Леусенко, Морозевич, Немытов

МПК: G06F 5/02

Метки: двоичных, логарифмирования, потенцирования, чисел

...число, равное количеству разрядов, отводимых для отображсния целой части числа х, По сигналу пуск, поступающему на вход триггера 6, триггер 6 устанавливается,в единичное состояние, в рсзуль523408 чению антилогарифма для заданного логарифма. Время выполнения указанных операций определяется разрядностью устройства и значением операндов.5 Предлагаемое устройство позволяет осуществлять те же преобразования над числами, что и известные, при меньшем объеме оборудования. 10 Устройство для логарифмирования и потенцирования двоичных чисел, содержащее гене ратор тактовых импульсов, выход которогосоединен с первым входом первого элемента И, второй вход которого соединен с инверсным выходом триггера, элемент ИЛИ, регистр сдвига, счетчик, выходы...

Номер патента: 557361

Опубликовано: 05.05.1977

Авторы: Лозовик, Морозевич, Немытов, Оранский

МПК: G06F 5/02

Метки: потенцирования

...целой части не равно нулю, вычитается единица на каждомтакте до получения нулевого значения вэтой части сумматора 1, Одновременно сэтой операцией синхронно в регистре 6производится сдвиг единицы влево. Причемпри выполнении этих операций должно выполняться следующее условие при положительном исходном числе в регистре 6 кроме указанных сдвигов производится ещеодин дополнительный в ту же сторону, асодержимое дробной части сумматора 1преобразуется в дополнительный код, приотринаальном заданном числе дополнительный сдвиг в регистре 6 не производится,а содержимое сумматора 1 остается в прямом коде. Во время перечисленных операций смтояние сумматора 4 и триггера 9не изменяется.Затем содержимое сумматора 1 сравнивается со значением...

Номер патента: 633017

Опубликовано: 15.11.1978

Авторы: Агеев, Рихтер, Тревогин

МПК: G06F 7/38

Метки: потенцирования

...1 через блок 2 запрета поступают на шину вычитания счетчика 5, на вход которого в параллельном коде записано значение характеристики, и на шину сдвига регистра 6 сдвига тактовых импульсов, и сдвигают код на число тактов, равное величине характеристики. Дпя этого выходы разрядов счетчика 5 подключены к входам эпемента 4 "И, При числе тактов, равном величине характеристики, на выходе элемента 4 И" образуется импульс, переключающий триггер 3 в единичное состояние. При этом блок 2 запрета закрывается . С поступлением каждой выборки входного сигнала триггер 3 сбрасывается в исходное состояние. В результате в регистре 6 сдвига формируется двоичный код числа, равный искомому антипогарифму входного сигнала.На чертеже показана аппаратурная реах...

Номер патента: 641448

Опубликовано: 05.01.1979

Авторы: Потапов, Флоренсов

МПК: G06F 7/38

Метки: потенцирования

...содержащее генератор,регистр сдвига, счетчик, триггер.Недостатком известного устройстваявляется малое быстродействие и низкаяточность,Наиболее близким по сущности техническим решением к изобретению является устройстоо оня нотоннирооаиия т 21,содержащее регистр аргумента, два блока памяти, узел сдвига, триггер, первыйкоммутатор, блокуправления, первый выход которого соединен с первым входомпервого коммутатора, выходы блоков памяти соединены с первым и вторым входами узла сдвига, первый выход регистра аргумента нен со входом второго блока памят Недостатком известного устройства является недостаточные быстродействия и точность.Целью изобретения является повышение быстродействия и точности устройс 1 ва для потенцирования.Поставленная цель...

Номер патента: 711561

Опубликовано: 25.01.1980

Авторы: Асатиани, Кублашвили, Мирианашвили, Панцхава, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: логарифмирования, потенцирования

...импульсов на регистры блока 4. Через выбранный элемент И 8 иэлемент ИЛИ 12 информация с соответствующего регистра блока 4 падаетсяна вход сумматора 9, на другой входкоторого через элемент ИЛИ 10 подается информация с выбранного узла б.На выходе сумматора 9 образуется мантисса логарифма двоичного числа последующей системе уравнений:у, = 1,011 ОО 11 ОО 1 ах + О,ОООООООООО 1у = 1,01010001101 х + 0,000000010111у = 1,00111111011 х + 0,000000111011у = 1,00101111000 х + 0,000001101100у = 1,00100000010 х + 0,000010100111, : 1,0.О 1.О 1 О 111. + О,ОООО 111010 О 1у", = 1,ООООО 1101 О 1 Х + 0,00010011 ООПуц =,Х+О,ООООО 1 ОО 1 ООХ+ О,ООО 1 ОО 111 ОО 1у, =Х+0,00001110110 Х+ О,000011100111у= Х+О, 00011000010 Х+ О., 000010100100у= Х+О,...

Номер патента: 711562

Опубликовано: 25.01.1980

Авторы: Асатиани, Смородинова, Чачанидзе

МПК: G06F 5/02

Метки: потенцирования

...вперед. Спервого по шестнадцатый такты с выхода элемента ИЛИ 17 выдается единица,которая подается на элемент И 24, Врезультате этого в элементе 29 запишется мантисса логарифма. Логическиеуровни последних четырех разрядовмантиссы логарифма заносятся в регистр 5 сдвига, так как на него сэлемента ИЛИ 18 с тринадцатого пошестнадцатый такты подается единица,Вследствие этого на одном из выходовдешифратора 7 образуется единица, которая поступает на один из элементов И 11 и на один из элементов И 12.На семнадцатом такте по сигналу с соответствующего выхода распределителя2 триггер 8 переводится в единичноесостояние, и тем самым, разблокируетэлементы И 11, В результате двоичныйкод мантиссы логарифма из элемента29 через выбранный элемент И...

Номер патента: 765801

Опубликовано: 23.09.1980

Авторы: Кононович, Май

МПК: G06F 7/38

Метки: двоичных, логарифмов, п-разрядных, потенцирования, чисел

...выходы коммутаторов проходит информация со вторых информационных входов, т.е, на выхо-. дах коммутаторов появляется выходнойкод второго яруса коммутаторов, сдвинутый на 1 разряд в сторону младших.В результате этих операций выходнойкод третьего яруса соответствует входному Коду первого яруса, сдвинутомув сторону младших разрядов на количество разрядов, определяемое сигналом,поступающим на входы управления коммутаторов, т.е. характеристикой. Информация на выходах с первого по восьмой 10 коммутаторов третьей группы представляет собой с первого по восьмойразряды двоичного числа, логарифмкоторого подавался на вход устройствапотенцирования.15 Работа устройства поясняется наследукщих примерах.П р и м е р 1. 1 О 1 0 1 1 1 0 - входной код...

Номер патента: 805303

Опубликовано: 15.02.1981

Авторы: Плотников, Потапов, Флоренсов

МПК: G06F 7/38

Метки: потенцирования, цифровое

...аргумент го принимает значительно меньше различных значений, а именно (2" " + 1) значений вместо 2 в случае аргумента ха. Для расчетов получаем окончательную формулух(3)2 Для вычисления по формуле (3) можно воспользоваться таблицей значений е 0, расположив ее в соответствующем блоке памяти.Блок-схема предлагаемого устройства изображена на чертеже.Устройство содержит регистр 1 аргумента, первый блок 2 сравнения, 25 блок 3 памяти, второй блок 4 сравнения, блок 5 деления, сумматор б и регистр 7 результата.Устройство работает следующим образом, 30Выход К-го разряда регистра 1 аргумента дает значение К-го разряда аргумента х, именно хк, в зависимости от которого в соответствии с соотношениями (2) блоками сравнения 2 и 4 образуются...

Номер патента: 883900

Опубликовано: 23.11.1981

Авторы: Мельник, Черкасский

МПК: G06F 7/556

Метки: потенцирования

...разрядами20аргумента, Х 2 - число, образованноемяадшйми разрядами аргумента.тог У 2 Х 2 Х 1221, 2 ХДиапазон изменения числа Х 1 производится к диапазону изменения чис- Я 5ла Х 2 путем преобразованияХ 1 = Х 1.2Тогда У = (2 )2х 1 1 м 1В последнем выражении числа Х 1 и 3) Х 2 находятся в том же диапазоне, поэтому рпя вычисления выражений2 и 2"- достаточно одного блокапамяти. 6Устройство работает следующим образом.Значение аргумента Х находится в регистре 1. В первом такте работы устройства сигнал, поступивший по управляющему входу 9, пропускает на 4 вход блока 2, хранящего таблицу преобразований 2.- 2 значение Х 1,С выхода блока 2 значение поступает в буферный регистр б, Во втором такте содержимое буферного регистра б поступает через...

Номер патента: 920762

Опубликовано: 15.04.1982

Авторы: Хохлов, Циделко

МПК: G06G 7/24

Метки: логарифмирования, потенцирования

...5, а выход первогосумматора 4 присоединен к выходу 12 . ЯР 4устройства. Вхоцной сигнал поступает . на логарифмический функциональный преобразователь 1 с кусочно-линейной аппроксимацией, который осуществляет кусочно-линейную а ппроксимацию логарифмической функции. Вхопной сигналои кусочно-линейная функция поступает в блок 3 управления, который вырабатывает управляющие возпействия в блок 10 формирования напряжений узлов аппроксимации. Послепний, в свою очередь, выцает в логарифмический функциональный преобразователь 1 с кусочно- линейной аппроксимацией значения узлов аппроксимации и осуществляет таким образом изменение козффициента наклона кусочно-линейной функции, Сигнал с выхода блока 10 формирования напряжений узлов аппроксимации...

Номер патента: 1020819

Опубликовано: 30.05.1983

Авторы: Клименко, Строковский

МПК: G06F 7/556

Метки: два, логарифмов, основанию, потенцирования

...потенцирования (е - для прототипа, б - для предлагаемого устройства)Работа устройства основана на апхпроксимации функцииУ=2 отрезками прямы хеУравнение аппроксимирующей прямойим видУ.2 (х-(п.41-0062511 41где х:( Х 1 - двоичный логарифм;Н = Гх 3 - характеристика логарифмаХ ( - мантисса логарифма.Из уравнения следует, что для определения числа У по его двоичному логарифм му х необходимо из значения логарифма вычесть величину характеристики логарифма, уменьшенную щ единицу, что соотвег55 ствует замене логарифма на величинуполученное значение уменьшить 1020819на Оянну вел ину 01 ОЬ 250=0,00012умнож ть полу енный резу. ьтаж на 2 п Фчто соответствует при двоичной записичисла сдвигу на о разрядов влево,В исходном состоянии регистр 1...

Номер патента: 1043646

Опубликовано: 23.09.1983

Автор: Мельник

МПК: G06F 7/556

Метки: двоичных, массивов, потенцирования, чисел

...выход которого подключен к входу третьего блока памяти, выход триггера соединен с первым входом второго сумматора, второй вход которого подключен к выходу шестого регистра, информационный вход которого соединен с вы ходом третьего регистра, выход второго блока памяти подключен к информационному входу седьмого регистра, выходкоторого соединен с первым входом третьего сумматора, выход 65 третьего блока памяти подключен кинформационному входу восьмого регистра, выход которого соединен спервым входом блока сдвига, выходкоторого соединен с первым входомблока сдвига, выход которого подключен к второму входу третьего сумматора, выход второго сумматора соединен с информационным входом девятогорегистра, выход которого подключенк второму...

Номер патента: 1191909

Опубликовано: 15.11.1985

Авторы: Крищишин, Черкасский

МПК: G06F 7/556

Метки: двоичных, конвейерное, массивов, потенцирования, чисел

...45разрядов второго регистра 5 соединеныс адресными входами первого блока.памяти 6 и входами пятого регистра10. Выходы первого сумматора 7 соединены с входами четвертого регистра9. Выходы, четвертого регистра 9 соединены с входами квадратора 11, выходы которого соединены с входамиседьмого регистра 13, Выходы пятогорегистра 10 соединены с входами восьмого регистра 14. Выходы восьмогоегистра 14 соединены с адреснымиходами второго блока памяти 15,09 4Кроме этого, выход первого разрядавосьмого регистра 14 соединен с входом элемента НЕ 16 и управляющим входом коммутатора 19, Выходы второгоблока памяти 15 соединены с вторымивходами третьего сумматора 18, первые входы которого соединены с выходами седьмого регистра 13 со сдвигомна один разряд...

Номер патента: 1348833

Опубликовано: 30.10.1987

Авторы: Литвин, Хохлов, Циделко, Шантырь

МПК: G06F 7/556

Метки: потенцирования

...Х и (1-х), т,е. умножению х или (1-х) на 2Иэ блоков 3 и 4 памяти выбираются соответственно значения корректирующих функций ч(х) и ч (х),1(х) и поступают на входы сумма.торов в соответствии с риг. 1,на выходе сумматора 9 получаем окончательныйрезультат, Так как функции Ч,(х)+(х), Ч(х) Ч(х), а у,(х), а у,(х) бу (х) отрицательные,то для получения верного результата необходимо осуществить преобразование значения упомянутых функций в дополнительный код. На практике в блоках 3 и 4 памяти следует записывать значения в обратном коде, а по входам переноса сумматоров 6 - 9 подключается вход "1" устройства, обеспечивая таким путем получениедОполнительного кода непосредственнона сумматоре.;,-6 4 (х)мскс ц (х)мокс Ь у (х) с 20 Дополнительная двойка в...

Номер патента: 1815635

Опубликовано: 15.05.1993

Авторы: Башаръяр, Петров, Сафьянников

МПК: G06F 7/556

Метки: потенцирования

...виде специализированной интегральной схемы.В основу работы устройства положен принцип потенцирования мантиссы логарифмов по основанию два с помощью дробнорациональной аппроксимации с автоматической компенсацией задаваемых и вырабатываемых в процессе работы данных, приводящей к установлению мантиссы результата йри равенстве сигналов прямой и обратной связи, благодаря чему появление одиночных сбоев отрабатываются с восстановлением мантиссы результата, в 5 процесс вычисления искомой функции заканчивается сдвигом влево кода результата вычисления мантиссы антилогарифма на количество разрядов, определяемое характеристикой входного аргумента.10Итерационный процесс работы устройства выполняется в соответствии с формулойЯп = Яп+ (ЙЗ+ Яп)Й 42-...