Айдемиров

Номер патента: 1261550

Опубликовано: 27.01.1995

Авторы: Айдемиров, Алиев, Омаров, Тупик

МПК: H05K 1/02

Метки: печатная, плата, универсальная

УНИВЕРСАЛЬНАЯ ПЕЧАТНАЯ ПЛАТА, содержащая диэлектрическое основание, на обеих сторонах которого размещены контактные площадки прямоугольной формы, расположенные с постоянным шагом и сгруппированные по столбцам с зазором между столбцами, шины питания, расположенные на двух концах основания с обеих сторон и между столбцами контактных площадок на одной из его сторон, металлизированные отверстия, электрически соединяющие контактные площадки на обеих сторонах, отличающаяся тем, что, с целью повышения универсальности платы, контактные площадки на другой стороне основания выполнены с выступами, причем выступы контактных площадок одного столбца размещены между выступами контактных площадок соседнего столбца с зазором, а шаг между выступами...

Номер патента: 1702385

Опубликовано: 30.12.1991

Авторы: Айдемиров, Бодин

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...импульса, Если младший раз ряд регистра 1 равен "1", то тактовый импульс через элемент И 2 подается на тактовый вход регистра 4, Та как на послеровательный информационный вход регистра 4 подается "1", то в результате срвига по перернему Фронту тактового импульса в регистре 4 количество единиц увеличивается, Если младший разряд регистра 1 равен 0", то тактовый импульс на вход регистра 4 не поступает, Таким образом, при подаче на вход 5 Н импульсов в регистре 4 окажется двоичный вектор с таким же количеством единиц, как и во входном векторе, но расположенных ниже всех нулей, Сжатие осуществляется за Н тактов,Для увеличения производительности устройства за счет исключения1702385 Чистоборокова ставитель хред Л,Се Корректор Л,П Редакто...

Номер патента: 1672439

Опубликовано: 23.08.1991

Авторы: Айдемиров, Бодин, Зурхаев, Исмаилов, Кокаев

МПК: G06F 7/50

Метки: суммирования, чисел

...поступает на вход сумматора 8, Аналогично соединены и выходы сумматоров 8, 9, 11 и 12. Таким образом, на выходе 15 формируется младший разряд суммы, а на выходе 14 - старший, В следующем такте на входы 2 подается третий разрядный срез входных чисел, а на вход 1 - четвертый. На выходе 15 формируется значение третьего бита суммы, а на выходе 14 - четвертого. И так далее, пока не сформируются все разряды суммы входных чисел.П р и м е р. Пусть необходимо сложить семь четырехразрядных входных чисел 1101, 1001, 0001, 1100, 0110. 0100, 0111.Информация на входах и выходах блоков после каждого такта приведена в таблице,Таким образом, на выходах 14 и 15 сформировалась сумма семи входных чисел 00110100 = 1101 + 1001 + 0001 + 1100+ + 0110 + 0100 +...

Номер патента: 1476484

Опубликовано: 30.04.1989

Авторы: Айдемиров, Бодин

МПК: G06F 17/16

Метки: векторов, двоичных, сжатия

...ячейки, в каждой ячейке выход элемента ИЛИ соединен со стробирующим входом триггера.2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что, с целью повышения производительности устройства, в каждую ячейку введены второй элемент И и второй элемент ИЛИ, причем в каждой ячейке инверсный вход второго элемента И соединен с первым входом первого элемента И, прямой. вход второго элемента И соединен с вторым информационным входом мультиплексора, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ щ-й ячейки (щ=1,п) соединен с вторым входом второго элемента ИЛИ (щ+1)-й ячейки, выход второго элемента ИЛИ и-й ячейки соединен с сигнализирующим выходом устройства. Изобретение относится к автоматике и...

Номер патента: 1451681

Опубликовано: 15.01.1989

Авторы: Айдемиров, Артамонов, Бодин, Исмаилов

МПК: G06F 7/50

Метки: суммирующее

...импульсов, где щ - разрядность слагаемых., На вход 12 необходимо подавать по и импульсов между каждыми двумя импульсами на входе 11. На вход 13 необходимо подать щ импульсов после каждого среза импульса на входе 11.П р и м е р. Необходимо сложить 12 трехразрядных двоичных чисел.Слагаемые загружаются в регистры 15 1 в соответствии с таблицей. По срезу нулевого импульса на входе 11 происходит запись в регистры 5:Номер регистра Код 205.1 005.2 015,3 015.4 О 1На входе блока 6 появляется код 25 0111, на его выходе - код 011.По фронту первого импульса на входе 12 происходит суммирование в регистре 8. В нем будет код 00110. Также происходит сдвиг в регистрах 5. На входе блока 6 появляется код 0000, на выходе - код 000.По срезу первого...

Номер патента: 1446616

Опубликовано: 23.12.1988

Автор: Айдемиров

МПК: G06F 7/00

Метки: информации, логической

...количеством истинных и ложных зиаЧений; 164А - (0001111);(0111111)Поразрядная дизъюнкция этих векторов совпадает с вектором В, имеющим большее количество истинных значений. Поразрядная конъюнкция совпадает с вектором А:(0001111) л (0111111) = (0001111). А4,Поразрядная инверсия вектора Адает (0001111) = (1110000), В этомвекторе нарушено первоначальное упорядочение истинных и ложных значений, однако количество единиц равнотем. Чтобы результирующий вектор могбыть подвергнут дальнейшей обработке, а также для правильного его декодирования, он должен быть зановоупорядочен(1110000) (0000111).Упорядочение сводится к транспортированию полученной информации.На фиг. 1 представлена функциональная схема устройства для обработки...

Номер патента: 1424011

Опубликовано: 15.09.1988

Авторы: Айдемиров, Зурхаев, Исмаилов, Магомедов

МПК: G06F 7/50

Метки: ассоциативное, суммирующее

...ттз блока 1, равно "000" (2).11 а вьгходполучается результат суммирования и последовательном коде, 50причем количество тактов, за котороевычисляется сумма, равно тт - разрядность двоичных чисел,М - количество одновременно суммируемых чиселВ двоично-десятичной системе счисления в коде 8-4-2-1 устройство работает следующим образом (табл.2).Через входы 1 1 в регистры 6 поступают младшие тетрады всех слагаемых,Используя блоки, предназначенные дляоперации двоичного суммирования, атакже шину 14, производим операциюдвоичного сложения. Заметим при этом,что в регистре 7 содержатся нули.После обработки мпадших тетрад в ре"гистре 8 (в исходном состоянии он содержит нули) формируется первичная/двоичная сумма Бр)При подаче первого тактового...

Номер патента: 1370766

Опубликовано: 30.01.1988

Авторы: Айдемиров, Матвеева, Омаров

МПК: H03K 17/04

Метки: коммутации, неординарной, разовой

...его вход поступает единичный сигнал разрешения с выхода элемента 14 соседнего старшего разряда блока 4, а на другой вход - нулевой сигнал, записанный в блок 3. Сигнал разрешения на самый стаРший Разряд 25 блока 4 выдает блок 12 управления, Сигнал разрешения из самого младшего разряда блока 4 поступает на второй вход блока 12 управления, Равенство этого сигнала единице означает, что все триггеры блока 3 сброшены в ноль. Таким образом, при наличии единичных бит в блоке 3 и сигнала разрешения от блока 12 на выходах блока 4 образуется унитарный код, причем единица возникает в разряде, соответствующем самому старшему разряду в блоке 3. Этот унитарный код поступает на вход шифратора 5, на выходе котоРого формиРуется двоичный код номера 40...

Номер патента: 1361551

Опубликовано: 23.12.1987

Авторы: Айдемиров, Омаров

МПК: G06F 9/22

Метки: микропрограммное

...подачей сигнала +1 на его счетный вход (вершина 27). Анализируется наличие в микрокоманде признака ЖС необходимости приема информации в регистр 3 (вершина 28). При наличии этого признака формируется сигнал, поступающий на второй вход блока 4 (вершина 29), после чего анализируется сигнал на первом выходе блока 4 (вершина 30), Как и в блоке 5 этот сигнал формируется лишь при завершении предыдущего обмена. При наличии этого сигнала, а также при отсутствии в микрокоманде признака ЖС формируется сигнал М, вызывающий регенерацию блока 7 памяти микрокоманд (вершина 31), Регенерация блоков необходима при динамическом хранении информации в них (например, в матрицах, реализованных по технологии КМОП-схем, информация хранится во время считывания...

Номер патента: 1322479

Опубликовано: 07.07.1987

Авторы: Айдемиров, Омаров

МПК: H03M 1/82

Метки: временной, интервал, кода, многоканальный

...элемент И 6, 20Следующий импульс (отмеченный цифрой1) с выхода генератора 1 поступаетна вход регистра 4 через открытыйэлемент И 6 (фиг,Зд), вызывая своимФронтом запись кода в регистр 4 (канал на фиг, Зв устанавливается в единичное состояние). Одновременно этотже импульс через открытый элемент И8 поступает на вход записи счетчика7, в результате чего единичный сигиал на его выходе исчезает (Фиг,Зж),Импульсы с второго по пятый увеличивают содержимое счетчика 7 на единицу, пока по срезу пятого импульсане наступает переполнение счетчика 357, в результате которого он вновьсбрасывается в ноль и на его выходепоявляется единичный потенциал(фиг,Зж), открывающий элементы И 6и 8 и вызывающий считывание из ПЗР 1 3 0нового кода, содержащего единицы...

Номер патента: 1322261

Опубликовано: 07.07.1987

Авторы: Айдемиров, Исмаилов

МПК: G06F 7/50

Метки: вычислительное, конвейерное

...множимые, и значений выходных (младших ) разрядов этих регистров нд входы блоков 2. Через элементы И-ИЛИ 11 и 12 на входы блоков 21 и 22 подаются в каждом такте коды множимых со сдвигом на соответствующее число разрядов из регистров 12 и 1 причем только через те элементы И-ИЛИ 11 и 12, на входы которых поступают единичные уровни с соответствующих разрядов регистров 1 и 1 э. Таким образом, с выходов элементов И-ИЛИ 11 и 12 на входы блоков 2 поступают частичные произведения, н результате суммирования которых вычисляются произведения соответствующих пар чисел, На остальные входы блоков 2 и на вход элемента 62 задержки как и ранее поступают числа, записанныево входных регистрах 1-1)5, 11+ и 1 которые суммируются с частичными...

Номер патента: 1298748

Опубликовано: 23.03.1987

Автор: Айдемиров

МПК: G06F 9/50

Метки: многоканальное, приоритета

...3 памяти использовано ассоциативное запоминающее устройство,например, программируемая логическая матрица (при отсутствии необходимости смены информации в блокахпамяти). Если в разряд М регистра 2поступает запрос (т,е. этот разрядустанавливается в единицу), то независимо от других разрядов регистра 2 из блока 3 памяти будет считана верхняя (на фиг,2) ячейка, содержащая номер М и приоритет Пм данного запроса, (знак Х на фиг.2 означает максирование). Значение Р и П 45Рбудут считаны иэ блока 3 памяти лишьтогда, если в момент прихода запросана вход Р в разряде М регистра 2 будет записан ноль, а значение К иП - если нули будут в разрядах Ми Р регистра 2, т.е. при любой комбинации запросов в регистре 2 из блока 3 памяти будет считан номер и...

Номер патента: 1280608

Опубликовано: 30.12.1986

Авторы: Айдемиров, Матвеева, Омаров

МПК: G06F 7/02

Метки: сравнения, чисел

...лишь на одном выходе блока приоритета, соот О ветствующем самому левому (по схеме) из его входов, на которые поданы единичные уровни, Этот сигнал свыхода блока приоритета поступаетна один вход соответствующего эле мента И 9, открывая его. После этого на информационную шину может бытьподан новый код для записи в соответствующий регистр 2. Запись производится подачей стробирующего импуль 20 са на вход 13. Этот стробирующийимпульс через открытый элемент И 9поступает на синхровход записи регистра 2, записывая в него информацию, поданную на шину 12, а поступая на вход сброса триггера 7,сбрасывает его в "0", После этогоблок 8 приоритета выбирает новый(самый левый иэ оставшихся) триггер7, открывает соответствующий эле-ф мент И 9 для записи...

Номер патента: 1200281

Опубликовано: 23.12.1985

Авторы: Айдемиров, Исмаилов, Омаров

МПК: G06F 7/50

Метки: суммирования, чисел

...же преобразователе 3, 25 Цифра суммы поступает на выход 9 устройства. После поступления М разрядных срезов на входы 8 устройство продолжает работать еще несколько тактовпока не будет проинформирована вся,заполненная в элементах задержки ин-,формация. В зто время на входы 8 поступают нулевые коды. Составитель А. Степано Техред М.Пароцай, Редактор В.Петра Тираж 709ИИПИ Государственнопо делам изобретенМосква, Ж, Рауш аказ 78 Ь Подписио комитета СССРй и открытийкая наб., д. 4/5 113035"Патент", г. Ужгород, ул. Проектная, 4 ал Изобретение относится к вычислительной технике и может быть использовано при обработке массивов чисел.Цель изобретения - сокращениеаппаратурных затрат и повышение однородности устройства.На чертеже представлена...

Номер патента: 1174920

Опубликовано: 23.08.1985

Авторы: Айдемиров, Исмаилов, Омаров

МПК: G06F 7/50

Метки: ассоциативное, суммирующее

...3 преобразует поступающий на его входы двоичный код в уплотненный код, который через элементы И 5 поступает на адресный вход запоминающего блокав течение тактового импульса по входу 10. Считанное из блока 1 слово является частью ассо-циативного признака для ассоциатив" ного запоминающего блока 2. Второй частью признака являются. все, кроме первого, разряды кода, считанного из блока 2. Обе части признака поступают на преобразователь двоичного кода в уплотненный код 4 через элементы 7 и 8 задержки, причем младший разряд слова, считанного из блока 1, поступает на преобразователь 4 без задержки. Сформированный на выходе преобразователя 4 признак дополнительно сннхронизируется импульсом по входу 11 с помощью элементов И 6, Такая...

Номер патента: 1117637

Опубликовано: 07.10.1984

Авторы: Айдемиров, Омаров

МПК: G06F 9/22

Метки: микропрограммное

...в микропрограммноь Устройстве управления, содержащем два блока памяти, счетчик и регистр, прй чем выход счетчика соединен с адресным входом первого блока памяти, выход которого соединен с информационным входом регистра, выход которого является выходом устройства, тактовый вход устройства .соединен с счетным и тактовым входами счетчика и с тактовым входом регистра, входы управления записью и счетом счетчика соединены с первым выходом второго блока памяти и с входом управления записью регистра, второй вькод и ин. формационный входвторого блока памяти соединены соответственно с ин- . Формационным входом счетчика и с входом логических условий устройства, выход счетчика соединен с адресным входом второго блока памяти.Устройство содержит...

Номер патента: 1064456

Опубликовано: 30.12.1983

Авторы: Айдемиров, Кондаков, Омаров, Темирханов

МПК: H03K 13/20

Метки: временной, интервал, кода, многоканальный

...к шине записи, второй вход - к шине пуска и входу генератора импульсов, а третий вход - к входу обнуления счетчика импульсов и выходу блока сравнения, вторые входы которого соответственно соединены с Щ выходами безадресного запоминающего устройства , другие выходов которого соответственно подключены к выходным шинам.При этом безадресное запоминающее устройство выполнено на и (в+ь) - разрядных регистрах памяти, выходы каждого-го регистра памяти из которых, кроме последнего, соответственно подключены к первым входам (+1)-го регистра памяти, а выходы последнего регистра памяти соответственно соединены с (в+п) выходами безадресного запоминающего устройства, первые входы которого соответственно подключены к первым входам первого регистра...

Номер патента: 1062689

Опубликовано: 23.12.1983

Авторы: Айдемиров, Исмаилов, Кокаев, Кукулиев, Темирханов

МПК: G06F 7/50

Метки: суммирующее

...затраты, чтов 1 ах;ается в большом объеме ассоциа 35тивного запоминающего устройства, разряд ость признаковой части которогоравна в данном случае К + ГоОК, гдеК - :исло слагаемых, а объем ассоциатю 1 ной памяти равен 2 К слов. 4011 ельо изобретения .является сокра-.ще":1 Р аппаратурных затрат В суммирующсустройстве,Поставленная цель достигается тем,ч.то суммирующее устройство, содержащее ассоциативнЫй запоминающий блок,первую группу элементов задержки иперву 1 о группу эл;.ментов И первыйразрядпыи выход ассоциативного запо.1111 оего блока является выходомсуммы устройства, остальные разрядныевыходы ассоциативного запоминающегоблока через соответству 1 ощие элементы задержки первой группы соединеныс первыми входами соответствующихэлементов...

Номер патента: 1001449

Опубликовано: 28.02.1983

Авторы: Айдемиров, Кондаков, Омаров, Темирханов

МПК: H03K 3/64

Метки: временной, интервал, кода, многоканальный

...счетчика 2 поступают импульсы с генератора 1 и наего выходе последовательно устанавливаются двоичные комбинации от 0000до 1001, ПЛМ 3 обрабатывает на первом, пятом, восьмом, девятом и нулевом импульсах ПЛМ 3 представляет 449 4собой систему многовходовых элементов И-ИЛИ, выполненную на одном кристалле методами интегральной технологии (выпускается промышленностью серийно). Ее программирование производится в процессе изготовления в заводских условиях по таблицам предоставляемым заказчиком. Логическая схема ПЛМ 3 для рассматриваемого примера приведена на фиг, 3.В исходном состоянии регистр 4 обнулен, а счетчик 2 установлен в единичное состояние. Фронтом нулевого импульса генератора 1 счетчик 2 устанавливается в нулевое состояние, т.е. на...

Номер патента: 960954

Опубликовано: 23.09.1982

Авторы: Айдемиров, Гафуров, Кукулиев, Темирханов

МПК: G11C 15/00

Метки: запоминающее, логическое

...30 - 34 устройства, инверсный 35 и прямой 36 разрядныевходы устройства,Устройство работает следующимобразом.Анализ работы устройства можнопровести, представляя его как элементарный автомат, Функция переходовкоторого с учетом управляющих сигналов имеет вид 60(Ь+) -фИ("Х П) .Чр О) 1 Ч 14 Х)Ччф,Х П; Чх;и; ЧдХуЪ где ц(е+1) - состояние элемента памяти в момент времених,ч у О . 1 О О О О О О О ОО хл у х 9 у О О 1 - О1 О 1 О О 2 1 О хО О О х О О х Ч . - состояние элемента памяти в момент времениП 1 1 Г 5 Х 19) Ю) 1 П Х 1 С )- значение переноса присложении (-1) разряда;х.--й разряд двоичной1 переменной, записаннойв регистре 12;г у д - управляющие сигналы науправляющих входах30 " 34.При этом на выходах 22 и 24 образуются соответственно сигналы...