Квадратор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 119) 111) 4 С 06 Р 7/5 ПИСАНИЕ ИЗОБРЕТЕНИЯ 4-2 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Институт электродинамикиАН УССР и Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССРУ 717759, кл. С 06 Р 7/552, 1980,Авторское свидетельство СССРВ 1180885, кл. С 06 Р 7/552, 1985.(57) Изобретение относится к вычислительной технике и предназначенокак для возведения в квалоат. таки дл формирования суммы квадратов трех величин, представленных в цифровой илианалоговой форме. Цель изобретениярасширение класса решаемых задач засчет возможности формирования суммыквадратов трех величинУказаннаяцель достигается за счет того, чтов устройство, содержащее регистры 1,2 сдвига, сумматор 3, триггер 6, коммутатор 5, элементы И 7-10, элементыИЛИ 11-13, элементы 15-17 задержки,тактователи 18, 19 импульсов, формирователи импульсов 21, 22, блок управления 24, введены сумматор 4, элемент И-ИЛИ 14, формирователь 23 импульсов и тактователь 20 импульсов.2 ил. Щ32227Изобретение относится к вычислительной технике и препназначено дляформирования суммы квадратов трех ве.личин,Цель изобретения - расширение класса решаемых задач за счет возможностиформирования суммы квадратов трех величин.На фиг. 1 изображена структурнаясхема квадратора; на фиг, 2 - структурная схема блока управления и тактователя импульсов,Квадратор содержит регистры 1 и 2сдвига, сумматоры 3 и 4, коммутатор5, триггер Ь, элементы И 7-10, элементы ИЛИ 11 - 13, элемент И-ИЛИ 14,элементы 15-17 задержки, тактователи18-20 импульсов, формирователи 21-23импульсов, блок 24 управления,информационные входы 25-27, 20Блок 24 управления (фиг, 2) содержит генератор 28 импульсов, распределитель 29 импульсов, генератор 30одиночных импульсов, триггер 31, коммутаторы 32 и ЗЗ, элемент НЕ 34, выходы 35 и 36, тактовый вход 37 и выходы 38 и 39.Тактователь 18 (19, 20) импульсов(фиг, 2) содержит элементы И-НЕ 40 и41 элемент И 11 И 42, элементы НЕ 43 и44, триггер 45, управляющий вход 46,тактовый выход 47 и управляющийвыход 48,В качестве коммутатора 33 можетбыть испопьзован переключатель надва положения или электронный коммутатор, а коммутатор 32 может быть выполнен в виде кнопочного переключателя или электронного ключа, управляемого внешним сигналом. 40В качестве формирователей 21-23импульсов могут быть использованы (вслучае аналоговой формы представления входной информации) преобразователи аналог-длительность импульса, 45в случае цифровой формы представления входной информации - кодоуправляемый гаймер в режиме широтно-импульсной модуляции, например БИС К 536ИК 5, или гибридные вычислители,Квадратор работает следующим образом,В исходном состоянии коммутатором33 блока 24 управления подключаетсявыход генератора 30 одиночных импульсов к входу установки в единицу триггера 31, Генератор 28 тактовых импульсов блока 24 управления формирует последовательность тактовых импуль 3 2сов, из которых П в разрядн распределитель 29 импульсов формирует П последовательностей импульсов длительностью /1, периодом Т=П/1 и сдвинутых друг относительно друга на время=1/ь, где Г - частота тактовых импульсов генератора 28, П-количестворазрядов регистра 1 и 2 сдвига, Коммутатором 32 подают сигнал логическойединицы с выхода элемента НЕ 34 науправляющий вход генератора 30 одиночных импульсов, на выходе которого выделяется одиночный импульс из последовательности П-го разряда распределителя 29 импульсов. Выходной импульсгенератора 30 одиночных импульсовчерез коммутатор 33 поступает на входтриггера 31, устанавливая его в единичное состояние, Сигнал логическойединицы прямого выхода триггера 31поступает на входы управления регистров 1 и 2 сдвига, которые под действием тактовых импульсов, поступающих свыхода 35 блока 24 управления, устанавливаются в нулевое состояние, поскольку на их установочном входе действует сигнал логического нуля, Триггер 6 устанавливается в нулевое состояние нулевым сигналом, сдвигаемымс выхода регистра 2 сдвига, Таким образом, в исходцом состоянии регистры1 и 2 сдвига, а также триггер 6 находятся в нулевом состоянии, В исходномсостоянии при нулевом сигнале навходе управления коммутатор 5 подключает выход элемента ИЛИ 12 к первомувходч сумматора 4, На выходах формирователей 21-23 импульсов в исходномрежиме действуют нулевые сигналы.Элементы И 9 и 10 в исходном состоянии блокируются нулевыми сигналамиуправляющих выходов тактователей 19и 20 импульсов соответственно, Режим вычислений устанавливается коммутатором 33 путем подключения выходагенератора 30 одиночных импульсов куправляющим входам формирователей 2 в23 импульсов. Вычисления в квадраторе начинаются после запуска с помощью коммутатора 32 генератора 30 одиночных импульсов, выходной импульскоторого запускает формирователи21-23,На выходах формирователей 21-23формируются импульсы, длительностькоторых пропорциональна сигналам(аналоговым или цифровым), Действующим на информационных входах 2527 квадратора,1322273 Если дите 1 ьность выходных импульсов формирователей 21-23 различна, то наибольший по длительности импульс выделяется на выходе элементаИЛИ 11, а импульс наименьшей длительности - на выходе элемента И 8, поддействием которого тактователь 18импульсов формирует из последовательности импульсов П-го разряда распределителя 29 импульсов строб пачки 10импульсов, количество которых пропорционально наименьшей величине, действующей на одном из информационныхвходов 25-27 квадратора. Строб, действующий на управляющем выходе тактователя 18 импульсов, переключаеткоммутатор 5 в состояние, в которомвыход элемента 16 задержки на тактподключается к первому входу сумматора 4.20Под действием наибольшего импульса, поступающего с выхода элементаИЛИ 11, тактователь 19 импульсов формирует из последовательности импульсов П-го разряда распределителя 29 25импульсов блока 24 управленияпачкуимпульсов, количество которых пропорционально наибольшей величине, действующей на одном из информационныхвходов 25-27 квадратора, и строб пачки импульсов квадратора наибольшейвеличины. Строб, действующий на управляющем выходе тактователя 19 импуль-.сов, открывает элемент И 9, а пачкаимпульсов, действующая на его такто-,вом выходе поступает на вход установ 35ки в единицу триггера 6.Элемент И-ИЛИ 14 выделяет из выходных сигналов формирователей 21-23импульс, длительность которого больше наименьшего, но меньше наибольшего импульса. При любой комбинацииимпульсов, когда на выходах формирователей 21-23 импульсов действуют одновременно не менее двух импульсов,на выходе элемента И-ИПИ действуетединичный сигнал,Если процесс формирования импульсов наименьшей и средней длительности завершился, то на выходе элемента 50 И-ИЛИ 14 формируется нулевой сигнал .Тактователь 20 импульсов, управляемый выходным сигналом элемента И-ИЛИ, Формирует на управляющем выходе строб пачки импульсов, количество которых пропорционально средней величине, действующей на одном иэ информационных входов 25-27 квадратора. 4Обозначим величины, действующие на информационных входах 25-27 соответственно через Х, У и 2. Допустим, что ХУ2. В этом случае алгоритм работы устройства описывается следующим соотношением: г г1 . .Х +У +2 =3(21+1)+2 . (21+1)+-=О1=+(21.+1)1 Й Устройство реализует этот алгоритмследующим образом. Первый импульспачки, действующей на тактовом выходе тактователя 19, устанавливает нединичное состояние триггер 6 в П-мтакте (соответствующем сдвигу П-хразрядов кодов с выходов регистров1 и 2 сдвига). Установка триггера 6в единичное состояние приводит к формированию на его инверсном выходенулевого сигнала, блокирующего элемент И 7, а на прямом выходе - единичного сигнала, который спустя время задержки элементом 17 задержки натакт начнет действовать через элементИЛИ 13 на втором входе элемента И 7,Под действием тактовых импульсов свыхода регистра 2 сдвига в первом такте сдвигается младший разряд начального нулевого кода, сигнал которогопоступает на инверсный вход сбросатриггера 6 и устанавливает его в нулевое состояние. В нулевом состояниина инверсном выходе триггера 6 формируется единичный сигнал, которыйснимает блокировку элемента И 7. Благодаря задержке элементом 17 задержкина такт сигнала прямого выхода триггера 6 на выходе элемента И 7 формируется импульсный сигнал, который впервом такте под действием тактовыхимпульсов записывается в качествемладшего разряда кода в регистр 2сдвига,В течение первого такта выходнойсигнал первого разряда распределителя 29 импульсов блока управления поступает через элементы ИПИ 12 и И 1 Она вход сумматора 4, с выхода которого этот импульс через элемент И 9 исумматор 3 под действием тактовых импульсов записывается в первый разрядрегистра 1 сдвига. В следующем тактевыходной импульс элемента ИЛИ 12 действует на выходе элемента 16 задержки и через коммутатор 5, сумматор 4,элемент И 9 и сумматор 3 записываетсяпод действием тактовых импульсов во5 132227 второй разряд регистра 1 сдвига, Таким образом, после первого шага вычислений в течение П-тактов в регистрах 1 и 2 сдвига сформировались соответственно двоичные коды квадратич 2ной функции ЗХ =3 и аргумента Х,=1.На втором и последующих шагах вычислений до окончания действия наименьшего импульса на одном из выходов формирователей 21-23 импульсов 10 устройство формирует в регистрах 1 и 2 сдвига соответственно двоичные коды квадратичной функции и аргумента согласно соотношениюзх =зх+з(гх+1), (2)где Х и Х - значения аргументаквадратичной функциинаи 1-1-м шагахвычислений соответст Овенно,Например, на а-и шаге вычислений под действием тактовых импульсов, формируемых генератором 28 импульсов 25 блока 24 управления, на первый вход сумматора 3 сдвигается последовательный двоичный код величины ЗХ; сформированный на предыдущем шаге вычислений, а с выхода регистра 2 сдви- ЗО гается последовательный двоичный код аргумента Х который задерживается элементом 15 задержки на такт, Так как двоичный код сдвигается из регистра 2 сдвига, начиная с младших разрядов, то на выходе элемента 15 задержки формируется последовательный двоичный код величины 2 Х; в младшем разряде которого всегда содержится нулевой код. Импульс перво го разряда распределителя 29 импульсов блока 24 управления поступает, на первый вход элемента ИЛИ 12 одновременно с поступлением на его вход с выхода элемента 15 задеРжки младше" 45 го разряда двоичного кода величины 2 ХНа выходе элемента ИПИ 12 формируется последовательный код величины 2 Х;,+1, который поступает через элемент И 10 на вход сумматора 4. В следующем такте на выходе элемента 16 задержки на такт формируется двоичный код величины 2(2 Х +1), который через коммутатор 5 поступает, начиная с младших разрядов на суммаУ55 тор 4.На выходе сумматора 4 формируется последовательный двоичный код величины 3(2 Х;.,+1), который через элемент 3 6И 9 поступает начиная с младших разрядов на вход сумматора 3. На выходе сумматора 3 согласно соотношению (2) формируется последовательный двоичный код значения ЗХ, квадратичной функции на 1-м шаге вычисления, который под действием тактовых импульсов записывается в регистр 1 сдвига.В это время в регистре 2 двоичныйкод величины Х;, увеличивается на единицу. Действительно, установкатриггера 6 в единичное состояние обеспечивает разрыв цепи циркуляции кодовс выхода регистра 2 сдвига на его вход, так как элемент И 7 закрыт нулевым сигналом инверсного триггера 6. Следовательно, до возврата триггера 6 в нулевое состояние в младшиеразряды кода регистра 2 сдвига записываются нулевые сигналы. Триггер 6 возвращает в нулевое состояние первый, начиная с младшего разряда, нулевой сигнал кода, который сдвигается с выхода регистра 2 сдвига, Переход триггера 6 из единичного состояния в нулевое приводит к формированию на выходеэлемента И 7 импульсного сигнала благодаря задержке элементом 17 задержки единичного сигнала прямого выхода триггера 6 егопредыдущего состояния. Следовательно,вместо сдвигаемого с выхода регистра2 сдвига нулевого сигнала на информационный вход регистра 2 сдвига поступает единичный сигнал с выхода элемента И 7,Остальные разряды двоичного кода,сдвигаемого с выхода регистра 2 сдвига, переписываются в регистр 2 сдвига беэ изменения через элементы ИЛИ13 и И 7, так как триггер 6 находитсяв нулевом состоянии,Таким образом, двоичный код в регистре 2 сдвига на каждом шаге вычислений на единицу увеличивается и соответствует количеству импульсов,действующих на тактовом выходе тактователя 19 импульсов.После окончания действия наименьшего импульса на одном из выходов формирователей 21, 22 или 23 импульсов элемент И 8 блокируется и на управляющем выходе тактователя 18 импульсов формируется нулевой сигнал, который переключает коммутатор 5 в исходное состояние.Коммутатор 5 в исходном состоянии подключает выход элемента ИЛИ 12 кпервому входу сумматора 4, другой вход которого через элемент И 1 О также полключен к выходу элемента ИЛИ 12.На интервале времени от момента окончания наименьшего до момента окон чания среднего импульса на выходах формирователей 21 - 23 импульсов устройство реализует следующее соотношение:(3) Х +2 У =(Х +2 У )+2(2 У +1),где Х - наименьшая входная величина,У - средняя входная величина.К моменту окончания наименьшего импульса на 3-и шаге вычислений в 15 регистре 1 сдвига формируется согласно соотношению (2) двоичный код вели,7 г 7чины ЗХ =Х +2 У а в регистре 2 сдви 3га - двоичный код наименьшей величины Х=У который с помощью элемента 20115 задержки удваивается. На выходе элемента ИЛИ 12 формируется двоичный код величины 2 У +1, так как н младший разряд записывается импульс перного разряда распределителя 29 импуль сов блока 24 управления, Последовательный двоичный код величины 2 У +1 с выхода элемента ИЛИ 12 поступает через коммутатор 5 и элемент И 1 О соответственно на первый и второй входы 3 О сумматора 4, на выходе которого формируется двоичный код величины 2(2 У + +1)На первый и второй входы сумматора 3 поступают двоичный код величины7 7Х +2 У , сдвигаемый под действием тактовых импульсов с выхода регистра 1 сдвига, и двоичный код величины 2(2 У+1), действующий на выходе сумматора 4 через элемент И 9. Реэуль 40 тат суммирования, соответствующий соотношению (3), записывается под действием тактовых импульсов в регистр 1 сдвига.В это же время на (3+1)-м шаге вы 45 числений двоичный код в регистре 2 сдвига за время П-тактов в процессе циркуляции через элементы ИЛИ 13 и И 7 увеличивается на единицу младшего разряда описанным образом,На всех последующих шагах вычисления выполняются аналогично до момента окончания на К-м шаге среднего импульса входной величины УК этому моменту времени н регистре 1 сдвига сформировался согласно соотношению7 7 (3) двоичный код величины Х +2 У,=С 7, г=Х +У +2 , а в регистре 2 сдвига - двоичный код средней величины У=2 . восле окончания действия среднего импульса входной величины У на управляющем выходе тактователя О импульсон формируется нулевой сигнал, который блокирует элемент И 1 О.В этом случае устройство реализует следующее соотношение;Х +У +2 - (Х +У + )+(22 +1), (4) где Х,У и 2 - соответственно наименьшая, средняя и наибольшая входные величины,Действительно, на (К+1)-м шаге двоичный код величины 2, сдвигаемыйпод действием тактовых импульсов иэрегистра 2 сдвига, удваивается с помощью элемента 1.5 задержки на такт.На выходе элемента ИЛИ 12 формируется двоичный код величины 22 к+1, который через коммутатор 5, сумматор 4 иэлемент И 9 поступает на вход сумматора 3, на другой вход которого с выхода регистра 1 сдвигается двоичный7 7 7код величины Х +У +2кРезультат суммирования, соответствующий соотношению (4), записывается под действием тактовых импульсовв регистр 1 сдвига.Одновременно на (К+1)-м шаге вычислений, как было ранее описано, двоичный код н регистре 2 сдвига увеличивается на единицу младшего разряда.Вьгчисления на всех последующихшагах выполняются аналогично до момента окончания наибольшего импульсавходной величины 2. После окончаниянаибольшего импульса на выходе элемента ИЛИ 11 устанавливается нулевойсигнал, который формирует на выходахтактонателя 19 импульсов нулевые сигналы, блокирующие триггер б и элемент И 9.Процесс вычисления суммы квадратов,трех величинзавершается, а в регистре 1 сдвига запоминается динамическим способом результат вычисленийпутем циркуляции двоичного кода величины Х +У +2 через сумматор 3 сг г гвыхода регистра 1 сдвига на его информационный вход под действием тактовых импульсов,В регистре 2 сдвига запоминаетсядинамическим способом, путем циркуля.ции кода через элементы ИЛИ 13 иИ 7, двоичный код наибольшей входнойвеличины 2.Тактователь 18 (19, 20) импульсов(фиг. 2) работает следующим образом.На тактовый вход 37 поступает после 13222донательность импульсов, а на управляющий нход 46 - сигнал управления.В случае отсутствия сигнала управления на входе 46, на выходе элемента НЕ 44 устанавливается сигнал логической единицы, поступающий через элемент ИЛИ 42 на один из входов элемента И-НЕ 40. Во время паузы между импульсами на входе 37 на выходе элемента И-НЕ 41 формируется сигнал логи Оческой единицы, который совместно сединичным сигналом выхода элементаИЛИ 42 устанавливает на выходе элемента И-НЕ 40 сигнал логического нуля,блокирующий элемент И-НЕ 41 во время 5действия импульсов на входе 37. Сигнал логической единицы выхода элементаИ-НЕ 41 поддерживает сигнал логического нуля на выходе элемента НЕ 43.Триггер 45 находится в нулевом сос Отоянии, в которое его устанавливаютимпульсы, действующие на входе 37,В случае действия единичного сигнала на входе 46 управления на выходе элемента НЕ 44 устанавливается 25сигнал логического нуля. Во времяпаузы между импульсами на входе 37на выходе элемента ИЛИ 42 устанавливается сигнал логического нуля, формирующий на выходе элемента И-НЕ 40 3 Оединичный сигнал, который пропускаетпоследовательность импульсов входа37 через элементы И-НЕ 41 и НЕ 43 натактовый выход 47 тактователя импульсон. В этом режиме во время действияимпульса на входе 37 нулевой сигнална выходе элемента И-НЕ 41 блокируетэлемент И-НЕ 40, на выходе которогоподдерживается сигнал логическойединицы. 40Единичный сигнал зыхода элементаИ-НЕ 40 устанавливает триггер 45 вединичное состояние, н котором он находится до тех пор, пока на управляющем входе 46 действует единичный 4сигнал. После окончания действия управляющего сигнала на входе 46 триггер 45 сбрасывается н нулевое состояние импульсом, действующим на входе37На прямом выходе триггера 45 фор Омируется сигнал строба, поступающийна управляющий выход 48 тактователяимпульсов,Предлагаемое устройство, кромеформирования суммы квадратов трех величин, может использоваться н режиме формиронания суммы квадратов двухвеличин или в режиме формированияквадратичной функции, Когда входные 73 10сигнапы действуют только на двух информационных входах устройства, а на третий информационный вход поступает нулевой сигнал, устройство формирует сумму квадратов двух величин, Если только на один информационный вход поступает входной сигнал, а на двух других входах устройства действуют нулевые сигналы, то устройство формирует квадратичную функцию,формула изобретенияКвадратор, содержащий дна регистра сдвига, первый сумматор, коммутатор, триггер, три элемента И, три элемента ИЛИ, три элемента задержки,два формирователя импульсов, два тактователя импульсон, блок управления, первый выход которого соединенс входами синхронизации первого и второго регистров сднига, второй выход -с входами управления сдвигом первого и второго регистров сдвига, установочные входы которых подключены квходу логического нуля квадратора, аинформационные входы первого и второго регистров сдвига соединены с выходами первого сумматора и первого элемента И соответственно, третий выход блока управления соединен с тактовыми входами первого и второго тактователей импульсов, управляющие входы которых подключены соответственно к выходам второго элемента И и первого элемента ИЛИ, четвертый выход блока управления соединенпервым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого элемента задержки, пятый выход блока управления подключенк управляющим входам первого и второго формирователей импульсов, информационные входы которых являются соответственно входами первого и второго аргументов квадратора, выход первого регистра сдвига соединен спервым входом первого сумматора, нторой вход которого соединен с выходомтретьего элемента И, выход второго элемента ИЛИ соединен непосредственно с первым информационным входом коммутатора и через второй элемент задержки - с вторым информационным входом коммутатора, управляющий вход которого соединен с управляющим выходом первого тактователя импульсов, выход второго регистра сдвига соединен с входом первого элемента эадерж 13222ки, с первым входом третьего элемента ИЛИ и с входом установки в "О" триггера, инверсный выход которого соединен с первым входом первого элемента И, прямой выход триггера соединен через третий элемент задержки с вторым входом третьего элемента ИЛИ, выход которого подключен к второму входу первого элемента И, вход установки в "1" триггера соединен с так О товым выходом второго тактователя импульсов, управляющий выход которого соединен с первым входом третьего элемента И, выходы первого и второго формирователей импульсов соединены 15 соответственно с первыми и вторыми входами первого элемента ИЛИ и второго элемента И, о т л и ч а ю щ и йс я тем, что, с целью расширения класса решаемых задач за счет возмож О ности формирования суммы квадратов трех величин, в него введены второй сумматор, третий формирователь импульсов и третий тактователь импульсов, четвертый элемент И и элемент И-ИЛИ, 25 причем второй вход третьего элемента И соединен с выходом второго сумматора, первый и второй входы которого соединены с выходами коммутатора и 73 12четвертого элемента И соответственно,первый и второй входы которого подключены соответственно к управляющемувыходу третьего формирователя импульсов и выходу второго элемента ИЛИ,тактовый и управляющий входы третьего тактователя импульсов соединеныс третьим выходом блока управленияи выходом элемента И-ИЛИ соответственно, пятый выход блока управлениясоединен с управляющим входом третьего формирователя импульсов, информационный вход которого является входом третьего аргумента квадратора,выход первого формирователя импульсов соединен с первыми входами первойи второй групп входов элемента И-ИЛИ,вторые входы первой и второй группвходом которого подключены к выходамсоответственно второго и третьегоформирователей импульсов, первый ивторой входы третьей группы входовэлемента И-ИЛИ соединены с выходамисоответственно второго и третьегоформирователей импульсов, третьи входы первого элемента ИЛИ и второгоэлемента И соединены с выходомтретьего формирователя импульсов .