Устройство для вычисления функций синуса и косинуса

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 548 ЫЙ НОМ БРЕТЕНИ ЕТ СССРОТНРЫТИИ СУД АРСТВ О ДЕЛАМ И Я(54) УСТРОИСТВО ДЛЯ ЦИЙ СИНУСА И КОСИНУ (57) Изобретение мо зовано в вычислител 1 ЧИСЛЕНИ Кжет быть исполььной технике в.Д.Иих81.325(088. специализированныхвысоким быстродейсретения состоит в вычи ителях сЦель изобии точностих аппаратурреализуетсоях в совием овыш(56) Авторское сви М 1005040, кл. Ь 0Авторское свиде У 622190, кл. С 06 етельство СССР Р 7/548, 1981 ельство СССР Р 7/548, 1977. вычисления при мин ных затратах, Устр вычисление функций ответствии с выраж мальнь ст 1 пх, ием ядп/2 Х +7/2 сояХ . я 1 пн/2(Х +2 )- и/2 с и Х Х +2 ) Х, при Хм ои сумматора няет или осаб из ть р анасамяти вход выходе умнорующий входывым блоком 2 жител торогомяти,ром 5. блоки ций ( Схема торо вто еги ПИСАНИЕ ИЗОБР К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ(22) 13.01.86 (46) 07.07.87, Бюл, У где Х - старшая час аэрядов косда аргумента; Х - мл дшая часть разрядов кода аргумента; С - координата на оси абсцисс точки пересечения про изводных двух соседних фиксированных значений я 1 п и/2 Х, хранящихся в первом блоке 2 памяти. Устройство содержит первый и второй регистры 1 и 5 для хранения старших и младших разрядов кода аргумента, первый и второй2 и 3 памяти для хранения Функядпк/2 Х,соя н/2 Х ) и значений ьс4 сравнения, сравнив значение о 4 с Х, управляет р6 единицы, котораятавляет прежней Хпервого блока 2 ина него с выхода перва также через элемент8 работой второго регтируя или оставляя беРезультат вычислений поступающую го регистра 1, ИСКЛЮЧАЮЩЕЕ ИЛИ стра 5, инвериэменения Х формируется на ервый и суммисвяэаны с пер1322272 2 Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях с высоким быстродействием,Цель изобретения - повышение точности вычисления при минимальных дополнительных аппаратурных затратах.Первый и второй регистры обеспечивают хранение кодов старшей и младшей части аргумента (Х, и Х), Первое 10 запоминающее устройство обеспечивает хранение фиксированных значений вп - Х и соя - Х , Второе запоминас 2 ядп -(Х,)+ - сояХ, Х; при ХЫ, (1)я 1 п -(Х,+2 )- всов(Х +2 ) Х,при Х,)о (2) япх= В результате с выходов второго регистра на второй вход умножителя поступает неинвертированное или инвертированное (отрицательное) значение Х, Сумматор единицы эа счет связи с адресным входом первого эапоми нающего устройства обеспечивает выборку иэ него требуемых значений синуса и косинуса, которые поступают на входы умножителя, Умножитель обеспечивает выдачу результата вычислений по одной иэ формул. ви - Х + - совХ Х при Хсм (1)1 гЯ -вяхп -(Х,+2 )- - сов(Х,+2 ) Хпри Хес, (2) впх= Вычисление совх производится в соответствии с выражением совх=япх, для чего на управляющий вход устройства подается сигнал, по которому в буферных регистрах происходит инвертирование аргумента.Благодаря тому, что устройство реализует вычисление функций впх, соях где Х - старшая часть разрядов косда аргумента;Х - младшая часть разрядов кодааргумента;координата на оси абсциссточки пересечения производных двух соседних фиксированных значений, хранящихсяв первом запоминающем устройстве 2.Устройство работает следующим образом.Со входа кода аргумента устройства на информационные входы первого 1 и второго 5 регистров поступает код 45 50 55 ющее устройство обеспечивает хранение эначенийа -координаты на оси абсцисс точки пересечения производных для двух соседних фиксированных1значений ваап - Х . Схема сравнения2 собеспечивает сравнение сс с Х и в зависимости от результатов сравнения управляет работой схемы прибавления единицы и через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ работой второго регистра, При этом, вычис - ление функции производится по одной из формул по формулам (1) и (2) (фиг. 2) повышается точность результатов.На фиг. 1 изображена структурнаясхема устройства для вычисления функций впх и соях; на фиг. 2 - геометрическая интерпретация, поясняющаяалгоритм, лежащий в основе работы устройства,Устройство содержит первый регистр1, первый 2 и второй 3 блоки памяти,схему 4 сравнения, второй регистр 5,сумматор 6 единицы, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.В качестве схемы прибавления единицы может быть использован, например,счетчик или сумматор. Умножитель-сумматор 7 может быть выполнен на микросхемах,Предлагаемый преобразователь реализует следующий алгоритм вычисленияфункций вхпх, совх: 1аргумента Х и Х соответственно,с мСтаршая часть разрядов кода аргумента поступает на адресный вход второго блока 3 и через сумматор 6 единицы на адресный вход первого блока 2. При этом с выхода второго блока 3 на первый вход схемы сравнения поступает значение Ос соответствующее данной старшей части разрядов кода аргумента. Одновременно на второй вход схемы 4 сравнения со входа кода аргумента устройства поступает младшая часть разрядов кода аргумента Х.Далее возможны два варианта работы устройства.13222 3Если Х м (фиг. 2), на выходесхемы сравнения вырабатывается сигнал,который поступает через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8 на управляющий входвторого регистра 5 и на управляющийвход сумматора 6 единицы, Вследствиеэтого на второй вход умножителя 7поступает инвертированный код младших разрядов аргумента Х, а на первый и суммирующий вход умножителя рсумматора с первого и второго выходов первого блока 2 памяти поступаГН+2 ) соответственно, где п - раэрядность старшей части аргумента ХВ этом случае на выходе устройства(выходе умножителя 7) появляетсязначение функции я 1 пх, соответствующее выражению (2).20При Х (фиг. 2) на выходе схемы4 сравнения управляющий сигнал отсутствует и схема прибавления единицыи второй регистр 5 передают беэ изменения на свои выходы коды разрядов 25старшей и младшей части аргументасоответственно, При этом на выходеустройства появляется значение функции, соответствующее выражению .Вследствие того, что функции сояхи я 1 пх симметричны, т.е, соях=япх,значение соях в предлагаемом техническом решении может быть полученопутем инвертирования кода аргумента,поступающего на вход устройства, Впредлагаемом преобразователе инвертирование кода аргумента производится по команде, поступающей от внешнего устройства на управляющий входпервого регистра 1 и на второй входэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, Далееработа устройства происходит аналогичным образом, как было описано дляфункпии я 1 пх,Таким образом, введение в функ 45 циональный преобразователь второго буферного регистра, второго запоминающего устройства, схемы прибавления 72 4единицы, схемы сравнения, лемента ИСКГПОЧАЮЦЕЕ ИМБП, обеепечиваюшего раэдельное управление инвертированием старшей и младшей части разрядон кода аргумента, позволило повысить точность вычислений функций я 1 пх, еоях. Формула и з о б р е т е н и я Устройство для вычислений функций синуса и косинуса, содержащее два блока памяти, умножитель-сумматор, два регистра, выход первого регистра соединен с адресным входом первого блока памяти, первый выход второго блока памяти соединен с входом первого сомножителя умножителя-сумматора, информационные входы первого и второго регистра являются входами старших и младших разрядов аргумента устройства соответственно, о т л и ч аю щ е е с я тем, что, с целью повышения точности вычисления, в него введены сумматор единицы, схема сравнения и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, вход инвертирования данных первого регистра является входом задания вида вычисляемой функции устройства и соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом инвертирования данных второго регистра, выход которого соединен с входом второго сомножителя умножителя-сумматора, выход первого блока памяти соединен с первым входом схемы сравнения, второй вход которой соединен с входом младших разрядов аргумента устройства, выход схемы сравнения соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом задания режима суммирования сумматора единицы, вход операнда которого соединен с выходом первого регистра, выход сумматора единицы соединен с адресным входом второго блока памяти, второй выход которого соединен с входом слагаемого умножителя сумматора, выход которого является выходом значения функции устройства.1322272Фиг. 2Составитель З.Шершнева Редактор П,Гереши Техред Л.Олийнык Корректор Л.Пилипенко Заказ 2865/45 Тирах 672 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4