Конвейерное вычислительное устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(19) 01) 22 51)4 С 06 Р 7/5 ОПИСАНИЕ ИЭОБРЕТЕНИ ЕТЕЛЬСТВУ К АВТОРСКОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССРУ 1062689, кл. С 06 Р 7/50, 1982.Авторское свидетельство СССРУ 206281, кл, С 06 Р 7/50, 1984,(54) КОНВЕЙЕРНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО(7) Изобретение относится к вычислительной технике и предназначено дляосуществления групповых операций суммирования и умножения. Целью изобретения является расширение функциональных воэможностей устройства засчет реализации операции вычисления м ).сумм вида Р=А А + 2 В гдеН - количество пар перемножаемых 1разрядных чисел А А , Е - количество одновременно суммируемых чиселв режиме умножения. Цель достигаетсяразбиением первого яруса на Н секций,каждая из которых содержит преобразователь кода числа в двоичный код количества единиц и группу иэ К элементов И-ИЛИ. Кроме того, устройство дополнительно содержит две группы элементов ЗАПРЕТ и выходной регистрсдвига и новые связи. Это позволяетреализовать дополнительно операциюгруппового суммирования произведений пар чисел, которые заносятся в фпервый и второй регистры, соединенные с элементами И-ИЛИ каждой секции.Данные регистры выделяются как реги" Сстры множимого и множителя для каждой пары чисел, 2 ил, 13222Изооретецце относится к вычислительной технике и может быть использовдно в высокопроизводительных и специализированных ЭВИ.Цель изобретения - расширение 5 фуцкциональцых возможностей за счет реализации операции вычисления сумм виданР= АА+- В 11011где Н - множество пар перемножаемыхК-разрядных чисел;количество одновременно суммируемых чисел н режиме умножения.15На фиг. 1 приведена структурная схема конвейерного вычислительного устройства; цд фнг. 2 - остр )ция процесса вычисления произведения.Предлагаемое устройство, (Фиг. 1) 20 предназначено для одновременного суммирования пятнадцати чисел и суммирования двух гроизнедений и пяти дополнительных чисел (Н=2, 1=5).Устройство содержит входные регистры 1, блоки 2-5 преобразования кода числа в двоичный код количества единиц, организованные в четыре яруса, ври этом первый ярус разбит на две секции, тактируемые элементы 6-9 за дцржки, соединенные последовательно, выходной регистр 10 сдвига, две груцпы 11 и 12 элементов И-ИЛИ и дне группы 13 и 14 элементов ЗЛЛРЕТ, а ядкже тактовую шину 15 и шину 16 уп рднлеция. Устройство работает следующим образом.В режиме сложения нд шину 16 уп рдвления подается уровень логического нуля. 15 о нходцые регистры 1 здписындются склддынаемые числа, которые затем поступают одцоимеццыми разрядами (младшими разрядами вперед) с 45 последовательных выходон регистров 1 через логические элементы И-ИЛИ 11 и 12 и ЗАПРЕТ 13 нд входы блоков 2 или через тдктцруемый элемент 6 задержки ца один из входов 50 бокд 3 преобразования. Тдктируемые элементы задержки, входные регистры и выходной регистр сдвига тактируются одним и тем же тдктоным сигналом.Разрядные срезы, поступающие н тече ние каждого так гд цд входы блоков 2, рассматриваются в них кдк адрес постояцной памяти, цо которому цд выход)лГ)к ,тн)нле 1 с) соотне Гсну.ий 61 2двоичный код количества единиц н поступившем разрядном срезе,Полученные коды количества единиц в разных разрядных срезах суммируются с учетом их веса, т.е. со сдвигом на один разряд и сторону старших разрядов относительно друг друга, Для этой цели служат блоки 2-5 преобразования и тактируемые элементы 6-8 задержки, осуществляющие сдвиг во времени кодов числа единиц. На выходе блока 5 преобразонания формируется двухрдзрядный код, один из разрядон которого является очередной цифрой суммы, а другой - сигналом переноса.С помощью элементов 9 задержки сигнал переноса задерживается и суммируется с кодом числа единиц слецующего разрядного среза на том же блоке 5 преобразования. Цифра суммы записывается в выходной регистр 10 сдвига. После поступления К-разрядных срезов на входы блока 2 с выходов регистров 1 устройство продолжает работать еще несколько тактов, пока не будет пропущена вся информация, запомненная в элементах задержки. В это время на входы блоков 2 и элемента б задержки могут поступать нуле 2вые коды.При подаче на шину 16 управления единичного уровня элементы ЗАПРЕТ 13 и 14 закрываются, запрещая поступление тактовых импульсов с шины 15 на сицхровходы регистров 11 и 1, где хранятся множимые, и значений выходных (младших ) разрядов этих регистров нд входы блоков 2. Через элементы И-ИЛИ 11 и 12 на входы блоков 21 и 22 подаются в каждом такте коды множимых со сдвигом на соответствующее число разрядов из регистров 12 и 1 причем только через те элементы И-ИЛИ 11 и 12, на входы которых поступают единичные уровни с соответствующих разрядов регистров 1 и 1 э. Таким образом, с выходов элементов И-ИЛИ 11 и 12 на входы блоков 2 поступают частичные произведения, н результате суммирования которых вычисляются произведения соответствующих пар чисел, На остальные входы блоков 2 и на вход элемента 62 задержки как и ранее поступают числа, записанныево входных регистрах 1-1)5, 11+ и 1 которые суммируются с частичными произведениями перемножаемых чи" сел,3 132226Таким образом, цри едицичцом уровне ца шине 16 устройство реализует о и л ф р у уР=А А+А А +В1 с 1где А, А 1, А А - числа, записанные в регистрах 1 , 1 , 1 1 1, соответственно, В, - числа, записанныев остальных регистрах 1,При соответствующем увеличениичисла входов устройство реализуетформулуР =,.А, А +, В11где Н - количество перемножаемых парК-разрядных чисел, М=К+Е+Н - общеечисло входон устройства. 5 10 Формула изобретения20Конвейерное вычислительное устройство, содержащее входные регистры,блоки преобразования кода числа ндвоичный код количества единиц итактируемые элементы задержки, причем 25блоки преобразования кода числа вдвоичный код количества единиц объединены в ярусы, выходы блоков преобразования кода числа н двоичный кодколичества единиц каждого яруса, кроме верхнего, соединены через последовательно соединенные тактируемые элементы задержки с входами блоков преобразования кода числа в двоичный кодколичества единиц следующего яРуса,причем количество тактируемых элементов задержки, соединенных последовательно, равно номеру разряда выходаблока преобразования кода числа вдвоичный код количества единиц, выход 40старшего Разряда блока преобразованиякода числа в двоичный код количестваединиц верхнего яруса соединен черездна последовательно соединенных тактируемых элемент задержки с первым 45входом того же блока преобразованиякода числа в двоичный код количестваединиц, тактоные входы всех тактируемых элементов задержки соединены стактовой шиной устройства, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей эа счет реализации операции вычисления сумм видаН55Р=ЕАА, +, В1=1 :1где Н - количество пар перемножаемыхК-разрядных чисел А А, . - количество одновременно суммируемых чисел в режиме умцожеццц, первый ярус содержит Н секций, каждая из которых содержит б.гок преобразовация кода числа в двоичцый код количества единиц и группу из К элементов И-ИЛИ, входные регистры также разбиты на Н секций, устройство дополнительно содержит выходной регистр сдвига и дне группы элементов ЗАПРЕТ, причем тактовые входы первых входных регистров каждой секции соединены с выходами соответствующих элементов ЗАПРЕТ первой группы, прямые входы которых соединены с тактовой шиной устройства, а инверсные входы - с шиной управления устройства, тактовые входы остальных входных регистров всех секций ньгходного регистра сдвига соединены с тактовой шиной устройства, выход младшего разряда первого входного регистра каждой секции соединенс прямым входом соответствующего элемента ЗАПРЕТ второй группы, инверсный вход которого соединен с шиной управления устройства, а выход - с входом блока преобразования кода числа в двоичный код количества единиц соответствующей секции первого яруса, выходы разрядов первого регистра каждой секции соединены с первыми входами соответствующих элементов И-ИЛИ соответствующей секции, вторые входы которых подключены к выходам разрядов второго входного регистра той же секции, третий и четвертый инверсный вхоДы всех элементов И-ИЛИ всех секций соединены с шиной управления устройства, а пятые входы элементов И в И каждой секции соединены с выходами младших разрядов входных регистров с третьего по К-й соответствующей секции, выходы элементов И-ИЛИ каждой секции подключены к входам соответствующего блока преобразования кода числа в двоичцый код количестваединиц первого яруса, выходы младших разрядов остальных входных регистров каждой секции соединены с входами соответствующих блоков преобразования кода числа в двоичный код количества единиц первого яруса, выход младшего разряда блока преобразования кода числа в двоичный код количества единиц верхнего яруса подключен к входу младшего разряда выходцого регистра сдвига, входы блоков преобразования всех ярусов, кроме первого, подключены к выходам мяппих р;з рядов входных1322261 ки, число которых равно числу пропущенных ярусов,регистров через последовательно соединенные тактируемые элементы задерж/ гФиг ГСоставитель А. СтепановРедактор П. Гереши Техред А,Кравчук Корректор Л. Пилипенко Заказ 2864/44 Тираж 672 ПодписноеВНИИ 11 И Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д, 4/5 Проиэнодственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
СмотретьЗаявка
3964167, 11.10.1985
ДАГЕСТАНСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
АЙДЕМИРОВ ИГОРЬ АЙДЕМИРОВИЧ, ИСМАИЛОВ ШЕЙХ-МАГОМЕД АБДУЛЛАЕВИЧ
МПК / Метки
МПК: G06F 7/50
Метки: вычислительное, конвейерное
Опубликовано: 07.07.1987
Код ссылки
<a href="https://patents.su/4-1322261-konvejjernoe-vychislitelnoe-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Конвейерное вычислительное устройство</a>
Предыдущий патент: Последовательный сумматор
Следующий патент: Устройство для суммирования последовательно поступающих чисел
Случайный патент: Канал магнитогидродинамического устройства