Устройство для определения модуля разности двух чисел

Номер патента: 1310809

Опубликовано: 15.05.1987

Авторы: Никифоров, Ушаков

МПК: G06F 7/50, H03K 23/00

Метки: основанием, переменным, системы, сложения, счисления, чисел

...4 записывают результатсуммирования накопителя с числомА+Р, триггер 61 переключается в состояние "0", мультиплексоры 2 вновьначинают пропускать на выходы информацию со своих первых входов, процесс заполнения емкости памяти устройства с постоянным приращением,равным числу А, восстанавливается средняя частота заполнения двоичногонакопителя равнат А (2 Р. тАМ где Г - частота следования тактовыхтимпульсов.В частном случае при Р = О значение модуля равно величине емкости 4 п-разрядного устройства с модулем4 В двоично-десятичной системе счисления на вход 9 подан сигнал "1", коммутаторы 5, 5, блокируют сиг3 1310 нал, формируемый на их вторых входах, и пропускают сигналы, поступающие на их первые входы с выходов 2323...

Номер патента: 1119006

Опубликовано: 15.10.1984

Авторы: Лопато, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...5,вычитателя 8, сумматора 6, вычитателя 9, сумматора 7 и вычитателя 10подключены к информационным входамузла 12 образования частного, пер"вая группа выходов которого подключена к управляющим входам коммутатора 11, а вторая группа выходов подключена к входам трех младших разрядов регистра 3, частного, входыприема информации регистров 1 и 2делимого и делителя и вход приема и сдвига информации регистра 3частного соединены с управляющимвходом 13 устройства.Узел 12 образования частногосодержит (фиг. 2) семь элементовнеравнозначности 23, восемь элементов И 24 и два элемента ИЛИ 25.Один разряд коммутатора 11 содержит (фиг. 3) четыре элемента И26 и один элемент ИЛИ 27,В устройстве регистры 1-3 могутбыть построены на двухтактных синхронных...

Номер патента: 1417010

Опубликовано: 15.08.1988

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...7010 641 блока 15 управления, поступает сигнал логической единицы, а на его третьем управляющем входе, который соединен с выхо 5дом 36 старшего разряда вычитателя7, присутствует сигнал логическогонуля, то к его выходам 25 подключаются информационные входы первой группы, на которые подается с выходов 35эначение К+4 младших разрядов результата вычитателя 7 один разряд слева от запятой, а все остальные разряды расположены справа от запятой).18 Если же в этом случае на третьем уп"равляющем входе коммутатора 9 присутствует сигнал логической едини-цы, то передача информации на еговыходы 25 с информационных входов20 первой группы блокируется, т.е. навыходах 25 коммутатора 9 формируется нулевой код 0,0000,В блоке 10 осуществляется...

Номер патента: 1580353

Опубликовано: 23.07.1990

Авторы: Батюков, Шостак

МПК: G06F 7/52

Метки: деления, чисел

...навыходах 43 второго коммутатора 15формируется остаток такой, какой онполучается в процессе деления по методу с восстановлением остатка приопределении одной цифры частного,Коммутатор 5 может быть реализованна элементах 2 ИИЛИ,С помощью первого коммутатора 14осуществляется передача на информационные входы первого регистра 1 остатка либо значения делимого с входа18 данных устройства, когда натретьем выходе 48 блока 17 управления присутствует сигнал логическойединицы, либо значение разности свыходов 40 первого вычитателя 11,когда на втором выходе 47 блока 17управления формируется сигнал логической единицы, или же значения,образованного на выходах 43 второгокоммутатора 15, когда на первом выходе 46 блока 17 управления присутствует сигнал...

Номер патента: 601719

Опубликовано: 05.04.1978

Авторы: Белов, Сильвестров

МПК: G06J 1/00

Метки: двоичных, сравнения, цифро-аналоговое, чисел

...разрядов в зоне В (см. фиг. 2). Второй вход - гг второй группы ло гических элементов И 16 подключен к логическому злегонту И 7 вьабатываоще:чу признак нахождения,значения входного кода по группе младших;разрядов в зоне Л или В (см. фиг. 2), а значение, кода обравной 45 связи по хглалшимразрядам,в зоне С. Таким обр азом, группы младших,разрядснв входного кода и,кола обратной связки,с учетом логической 1, добавленной в гг-разряд, будет поочередно, в еоответслвии,с раГниой триг гера 10, поступать через группу логических элементов ИЛИ 16, на вход, преобразователя кода в напряжение 17. Разиость напряжений на,вьходе преобразователя (7 в,первый и второй полупериоды триггера 10 будет про порциональна разяости чисел, зажсанлых в группах...