Низипов

Номер патента: 1298700

Опубликовано: 23.03.1987

Авторы: Матвеев, Низипов, Чирухин

МПК: G01R 31/28

Метки: блоков, динамических, измеритель, параметров, электронных

...второй вход - с вьгходом 50 входящее в состав блока 4 индикации,дискриминатора 3, третий вход - с вычитает показания второго измеренияклеммой 13 для подключения управляю" из показаний, полученных при первомщего сигнала, четвертый - с выходом измерении.второго элемента И 6, первый вход Затем к клемме 11 измерителя подкоторого соединен с выходом элемента 55 ключается выход контролируемого триг 8 регулируемой задержки, второй вход- гера 12, а его В- и Я-входы к клеммамс третьим входом элемента И-ИЛИ 5, 15 и 16 соответственно. Цепь 1 из повторой вход дискриминатора 3 соеди- следовательно соединенных микросхемнен с клеммой 11 для подключения вы,1 и 2,2 представляет из себя внутВ елучае установки нуля измерите ля, когда клемма 15...

Номер патента: 1167550

Опубликовано: 15.07.1985

Авторы: Латыпов, Матвеев, Низипов, Чирухин

МПК: G01R 31/28

Метки: блоков, динамических, измеритель, параметров, электронных

...и 13 для подключения управляющих сигналов, клемма 14 для подключения входа объекта контроля. Элемент 8 регулируемой задержки служит для установки нуля измерителя.Первый вход дискриминатора 3 соединен с клеммой для подключения источника опорного напряжения. Вход элемента 8 регулируемой задержки соединен с входом элемента 9 задержки и с первым выходом цепи 1, вход которой соединен с выходом элемента 5 ИИЛИ, первый вход которого соединен с первым входом первого 7 элемента И и с клеммой 13 для подключения управляющего сигнала, второй вход - с выходом дискриминатора 3., третий вход - с клеммой 12 для подключения управляющего сигнала, четвертый вход - с выходом второго 6 элемента И, первый вход которого соединен с выходом 4элемента 8...

Номер патента: 1010660

Опубликовано: 07.04.1983

Авторы: Закиров, Латыпов, Матвеев, Низипов, Чирухин

МПК: G11C 29/00

Метки: оперативной, памяти

...генератор 11 сигналов, счетчик 12,формирующий номер проверяемого ЗУ,триггер 13, второй мультиплексор 14,предназначенный для мультиплексирования выходов контролируемых ЗУ, ипереключатели 15.Устройство работает следующимобразом,В цикле записи формирователи 1и 2 и блок 3 управления в соответствиис алгоритмами выполнения проверочныхтестов ( "бег", "шахматный", "галоП"и т.д.) вырабатывают соответственноадреса памяти, по которым записываются тестовые слова, сигналы управления и сами тестовые слова для записи в проверяемую оперативную память ЗУ. Коды адресов, сигналы управления и коды тестовых слов черезусилители 7-9 поступают соответственно на входы адреса, управления и записи всех проверяемых ЗУ, в которыеодновременно и в соответствии...