Устройство управления для доменной памяти

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации на цилиндрических магнитных доменах ,ЦМД).Известно устройство управления 5для запоминающего устройства, содержащее генератор тактовых импульсов,счетчик, блок записи-считывания инФОрмации, соециненный с разрядными иадресными шинами накопителя, дешифратор, сумматор и элементы И1.Недостатком данного устройства является невозможность разделения исправных и неисправных ячеек памяти накопителя. 15Наиболее близким к предлагаемомуявляется устройство управления длязапоминающего устройства, содержащеегенератор тактовых импульсов, элементзапроса, формирователь импульсов запроса приоритетной информации, выходной регистр, соединенный через элементы ИЛИ с каналом передачи данных,и блок буферной памяти приоритетнойинформации2),Недостатками известного устройстваявляются низкая надежность записи исчитывания информации, а также пониженное быстродействие, связанное сбольшим временем различия дефектныхячеек и нахождением выбранных страниц 3памяти. Отсутствие приоритета исключения дефектных ячеек памяти (регистров хранения ) в процессе работы ,тактового перебора ) ячеек и тактовогоопределения нужного адреса страницы 35значительно снижает быстродействие. записи и считывания информации, аследовательно, и надежность устройства в целом.Цель изобретения - повышение быстродействия и надежности устройствауправления для доменной памяти.Поставленная цель достигается тем,что устройство управления для доменной памяти, содержащее генератор тактовых импульсов, первый выход которого является выходом устройства, авторой выход подключен к блоку полупостоянной памяти, регистр адреса,подключенный к кодовым шинам адреса 50и "Установка "0", и регистр числа,подключенный к кодовым шинам числа и"Установка "0", содержит три триггера, первые входы которых соединены скодовой шиной "Установка "0" второй6вход второго триггера соединен с кодовой шиной "Запись адреса", второйвход третьего триггера соединен с кодовой шиной "Счет", второй и третийвходы первого триггера соединены соответственно с третьим выходом генератора тактовых импульсов и выходомблока полупостоянной памяти, счетчикадреса, блок сравнения, первый входкоторого подключен к выходу счетчика,адреса, а второй вход - к первому , 65 выходу регистра адреса, элементы И иИЛИ, причем первые входы первого ивторого элементов И соединены с кодовой шиной "Запись", вторые входы - с выходом первого триггера, третий вход первого элемента И подключен к выходу регистра числа, а выход первого элемента И - к первому входу первого элемента ИЛИ, выход которогоявляется выходом устройства, третийвход второго элемента И подключен к второму выходу регистра адреса, а выход второго элемента И - к второмувходу первого элемента ИЛИ, первый вход третьего элемента И соединен с выходом второго триггера, второй вход - с первым входом четвертого элемента И, выход которого подкЛючен к третьему входу регистра числа, третий вход - с выходом первого триггера и вторым входом четвертого элемента И, а выход - с первым входом второго элемента ИЛИ, выход которого подключен к входу счетчика адреса, причем первый вход пятого элемента И связан с выходом третьего триггера, второй вход - с первым выходом генератора тактовых импульсов, а выход -с вторым входом второго элемента ИЛИ,третий вход четвертого элемента Исоединен с выходом блока сравнения,а четвертый вход - с кодовой шиной"Считыва 1 ие".На чертеже приведена блок-схемаустройства управления для доменнойпамяти.Устройство содержит генератор 1тактовых импульсов, первый и второйвыходы которого подключены соответственно к входам блока 2 полупостояннойпамяти и накопителя 3 на ЦМД, регистр 4 адреса, подключенный к кодовым шинам адреса и "Установка "0", регистр 5 числа, подключенный к кодовым шинам числа и "Установка "0", первый, второй и третий триггеры 6-8, счетчик 9 адреса, блок сравнения 10, первый 11, второй 12, третий 13, четвертый 14 и пятый 15 элементы И, а также первый 16 и второй 17 элементы ИЛИ,Устройство управления для доменной памяти работает в двух режимах: запи-. си и считывания информации, причем считывание может быть без разрушения хранимой информации - считывание срепликацией, и считывание с раэрушением информации - считывание с аннигиляцией. При записи информации в накопитель 3 на ЦМД генератор 1 тактовых импульсов выдает сигналы,. запускающие вращающееся магнитное поле в накопителе 3 и опрашивающие. блок 2полупостоянной памяти. Перед началомработы первый, второй и третий триггеры 6-8, регистр 5 числа и регистр 4 адреса устанавливаются. в исходное положение с кодовой шины "Установка"О ". На кодовую шину "Запись" подается разрешающий потенциал, а на ре.- гистр 4 адреса - код адреса той страницы, в которую необходимо записать число. В блок 2 полупостоянной памяти перед началом работы записываются адреса исправных страниц и первый 5 же такт опроса заставляет блок 2 полупостоянной памяти выдать сигнал "1 ф или "О" в зависимости от того, производится запись в исправную страницу или нет. Если страница исправ ная, то первый триггер 6 устанавливается в состояние ф 1 ф и первый разряд из регистра 4 адреса по разрешающему потенциалу с первого триггера б через второй элемент И 12 и первый элемент ИЛИ 1 б записывается в накопитель 3 на ЦМД. При неисправной странице первый триггер 6 остается в состоянии "Оф и запись кода адреса страницы в накопитель 3 не производится.Первый триггер б после окончания каждого такта сбрасывается в состояние "Оф. Таким образом, последова- тельно осуществляется запись адреса из регистра 4 адреса в накопитель 3 в исправные страницы памяти. После записи .адреса производится перезапись кода числа из регистра 5 числа через первый элемент И 11 и первый элемент ИЛИ 1 б.также в исправные страницы накопителя 3 по. разрешающему потенциалу с первого триггера б, После записи в исправные страницы их кодов адреса и кодов записываемых чисел,доменная память готова к работе в режиме считывания саннигиляцией или репликацией - разрушением информации при считывании или без разрушения ).Перед считыванием информации все блоки также устанавливаются в исходное состояние сигналом "Установка 40 "О", Затем начинает работатьгенератор 1 тактовых импульсов, который запускает вращающееся магнитное поле в накопителе 3, устанавливает в каждом такте первый триггер б и опрашивает 45 блок 2 полупостоянной памяти. Одновременно по кодовой шине фЗапись адреса" устанавливается в .состояние"1" второй триггер 7. В течение первых тактов код адреса страницыиэ накопителя 3 по разрушающему потенциалу с второг триггера 7 и первого триггера 6 в случае исправных страниц ) записывается через третий элемент И 13 и второй элемент ИЛИ 17 в счетчик 9 адреса. Этот код адреса сравнивается в блоке 10 сравнения.с записанным перед началом работы адресом выбранной страницы в регистр 4адреса. При несовпадении кодов адресов начинает работать третий триггер 8, устанавливаеьий в состояние "1"сигналов с кодовой шиной фСчетф. Им-.пульсы с генератора 1 тактовых импульсов через пятый элемент И 15 и второй.элемент ИЛИ 17 проходят на счетчик 9адреса, увеличивая его содержимое сприходом каждого такта на "единицу".Одновременно в каждом такте производится сравнение содержимого счетчика 9 адреса и регистра 4 адреса на блоке 10 сравнения. При равенстве кодов блок 10 сравнения выдает сигнал разрешения на четвертый элемент И 14 и код числа с исправных страниц с накопителя 3. фиксируется в регистре 5числа в случае наличия разрешающего потенциала с кодовой шины "Считывание".Таким образом, использование предлагаемого устройства управления длядоменной памяти позволяет производитьзапись кодов адреса страниц и кодовчисел в исправные страницы доменной памяти, а при считывании информации производить надежное различие исправных страниц, быстро и надежно определять адреса считанной страницы и затем последовательным счетом доводить до нужного адреса и считывать код числа из требуемой страницы,значительно повысить быстродействие при считывании информации иэ доменной памяти и надежность работы.10208 бЗ ректор О.Билак филиал дактор И. Рачкулин Заказ 3904/43ВНИИПИ Гпо дел113035,: Составитель Ю.РозенталТехРед З.Палекорей Тираж сударств изобре сква, Ж594 Подписнного комитета СССРений и открытий35, Раушская наб , д.4/5 Патент", г.".жгород, ул,Проектная